写在前面:之前的博客都是纯理论,虽然基础理论也很重要,但是最近几个月的实习,让我越来越感受到把理论(包括对SV语法的掌握,以及UVM体系的理解)转化成Coding不是一蹴而就的。所以决定把近期所学整理成一个“Hands-on Coding”系列,便于学习与进步。
一 UVM MEM的基本结构介绍
UVM Memory Model与Register model有点类似,是有一定存储能力的连续addr的dmem block,有frontdoor与backdoor access,可以Write与Read。要使用UVM MEM,本文给出的例子包含以下几部分:
- 将UVM MEM创建在reg_block_ext class里。reg_block_ext class是extends reg_block,并且在base_test里需要进行class override。其余对该class的使用和基本的reg_block不变,需要在base test里实例化、build、configure等,并传进cfg class以便后续复用。在reg_block_ext里,需要创建mem与map,mem 需要设置mem_size,以及data width(即n_bits参数)具体请见UVM的uvm_mem和uvm_reg_map的源码,在reg目录下。map类似于register map,可以设置map的offset。
- 写mem frontdoor和backdoor的class。一般frontdoor access是从BUS access memory,定义好read和write,与BUS size和transaction类型。backdoor access一般需要用到DPI-C的uvm_hdl