【SystemVerilog】类的重载class override

应用场景：有时候为了添加一些新特性，定义新的类A extends 类B，在后续的使用中，想要在所有用到类B的地方，直接替换成类A。这时候就可以使用类的重载class override

使用方法：
假设现在class c_dig_qspi_reg_block_ext extends c_dig_qspi_reg_block，要把reg_block直接替换成reg_block_ext，可以在base test的build_phase里用set_type_override_by_type方法

对该方法的各参数介绍与使用可以参考这个博客：UVM：8.2.2 重载的方式及种类