Vitis Accelerated Libraries 学习笔记--Vision 库的组织结构

最新推荐文章于 2024-07-07 12:38:54 发布
最新推荐文章于 2024-07-07 12:38:54 发布
阅读量934 收藏 27
点赞数 25
文章标签： 学习 笔记 fpga开发 HLS C++
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/DongDong314/article/details/139968099
版权

1. 简介

Vision 库的组织结构如下：

├── L1/
│   ├── README.md
│   ├── examples/
│   ├── include/
│   ├── lib/
│   └── tests/
├── L2/
│   ├── README.md
│   ├── examples/
│   └── tests/
├── L3/
│   ├── README.md
│   ├── benchmarks/
│   ├── examples/
│   └── tests/
├── data/
├── LICENSE.txt
├── README.md
├── docs/
│   ├── images/
│   ├── include/
│   ├── Makefile
│   ├── Makefile.sphinx
│   ├── rst files
│   ├── conf.py
│   ├── conf_bhp.py
│   ├── env.csh
├── ext/
│   └── xcl2/
└── library.json

2. 分类介绍

2.1 L1/examples

包含示例测试平台代码，以方便在 Vitis/Vivado HLS 上运行单元测试。 example/ 包含带有算法名称的文件夹。每个算法文件夹包含 testbench、accel、config、Makefile、Json 文件和“build”文件夹。

2.2 L1/include/aie

包含基础设施标头和 AIE 内核定义。

2.3 L1/include/common

包含公共库基础结构标头，例如特定于库的类型。

2.4 L1/include/core

包含核心库功能标头，例如 math 函数。

2.5 L1/include/features

包含特征提取核函数定义。例如，Harris。

2.6 L1/include/imgproc

包含与图像处理定义相关的所有内核函数定义。

2.7 L1/include/video

包含所有与视频处理功能相关的内核函数定义。例如：光流。

2.8 L1/include/dnn

包含与深度学习预处理相关的所有核函数定义。

2.9 L1/tests

包含用于运行模拟、综合和导出 RTL 的所有测试文件夹。测试文件夹包含带有算法名称的文件夹。每个算法文件夹还包含配置文件夹，其中包含用于运行测试的 makefile 和 tcl 文件。

2.10 L1/examples/build

包含 xf_config_params.h 文件，其中具有与特定示例相关的可配置宏和变量。

2.11 L1/lib/sw

包含 AIE 数据移动器库对象文件。

2.12 L2/examples

包含示例测试平台代码，以方便在 Vitis 上运行单元测试。 example/ 包含带有算法名称的文件夹。每个算法文件夹包含 testbench、accel、config、Makefile、Json 文件和“build”文件夹。

2.13 L2/tests

包含用于运行软件、硬件仿真和硬件构建的所有测试文件夹。测试包含带有算法名称的文件夹。每个算法文件夹还包含配置文件夹，其中包含用于运行 PL 测试的 makefile 和配置文件。

2.14 L2/tests/aie

包含运行 x86 模拟、硬件模拟和硬件构建的所有测试文件夹。测试包含带有算法名称的文件夹。每个算法文件夹还包含配置文件夹，其中包含 makefile、testbench、config 和运行 AIE 测试所需的其他文件。

2.15 L2/examples/build

包含 xf_config_params.h 文件，其中具有与特定示例相关的可配置宏和变量。

2.16 L3/examples

包含用于在 Vitis 上构建管道功能的示例测试台代码。 example/ 包含带有算法名称的文件夹。每个算法文件夹包含 testbench、accel、config、Makefile、Json 文件和“build”文件夹。

2.17 L3/tests

包含运行软件、硬件仿真和硬件构建的所有测试文件夹。测试包含带有算法名称的文件夹。每个算法名称文件夹都包含配置文件夹，配置文件夹内的 makefile 用于运行测试。

2.18 L3/examples/build

包含 xf_config_params.h 文件，其中具有与特定示例相关的可配置宏和变量。

2.19 L3/benchmarks

包含基准示例，用于比较软件实现与使用 Vitis 视觉库的 FPGA 实现。

2.20 ext

包含与 opencl 主机代码相关的实用函数。

3. 脚本解析

3.1 TCL 脚本

set CSIM 0
set CSYNTH 0
set COSIM 0
set VIVADO_SYN 0
set VIVADO_IMPL 0
set CUR_DIR [pwd]
set OPENCV_INCLUDE $::env(OPENCV_INCLUDE)
set OPENCV_LIB $::env(OPENCV_LIB)
set XF_PROJ_ROOT $CUR_DIR/../../../..
set XPART xcu200-fsgd2104-2-e

set PROJ "resize.prj"
set SOLN "sol1"

if {![info exists CLKP]} {
  set CLKP 3.3
}

open_project -reset $PROJ

add_files "${XF_PROJ_ROOT}/L1/examples/resize/xf_resize_accel.cpp" -cflags " -I ${XF_PROJ_ROOT}/L1/tests/resize/resize_NPPC1_8UC1_8UC1_AREA -I${XF_PROJ_ROOT}/L1/include -I ./ -D__SDSVHLS__ -std=c++0x" -csimflags " -I ${XF_PROJ_ROOT}/L1/tests/resize/resize_NPPC1_8UC1_8UC1_AREA -I${XF_PROJ_ROOT}/L1/include -I ./ -D__SDSVHLS__ -std=c++0x"
add_files -tb "${XF_PROJ_ROOT}/L1/examples/resize/xf_resize_tb.cpp" -cflags " -I ${XF_PROJ_ROOT}/L1/tests/resize/resize_NPPC1_8UC1_8UC1_AREA -I${OPENCV_INCLUDE} -I${XF_PROJ_ROOT}/L1/include -I ./ -D__SDSVHLS__ -std=c++0x" -csimflags " -I ${XF_PROJ_ROOT}/L1/tests/resize/resize_NPPC1_8UC1_8UC1_AREA -I${XF_PROJ_ROOT}/L1/include -I ./ -D__SDSVHLS__ -std=c++0x"
set_top resize_accel

open_solution -reset $SOLN



set_part $XPART
create_clock -period $CLKP

if {$CSIM == 1} {
  csim_design -ldflags "-L ${OPENCV_LIB} -lopencv_imgcodecs -lopencv_imgproc -lopencv_core -lopencv_highgui -lopencv_flann -lopencv_features2d" -argv "  ${XF_PROJ_ROOT}/data/128x128.png"
}

if {$CSYNTH == 1} {
  csynth_design
}

if {$COSIM == 1} {
  cosim_design -ldflags "-L ${OPENCV_LIB} -lopencv_imgcodecs -lopencv_imgproc -lopencv_core -lopencv_highgui -lopencv_flann -lopencv_features2d" -argv "  ${XF_PROJ_ROOT}/data/128x128.png"
}

if {$VIVADO_SYN == 1} {
  export_design -flow syn -rtl verilog
}

if {$VIVADO_IMPL == 1} {
  export_design -flow impl -rtl verilog
}

exit
  • 设置环境变量和项目参数：初始化一些变量，包括仿真、综合、联合仿真、Vivado综合和实现的标志，当前目录，OpenCV库和头文件路径，项目根目录，FPGA部件型号（XPART），项目名和解决方案名。
  • 打开或创建项目和解决方案：通过open_project和open_solution命令重置并打开一个名为"resize.prj"的项目和名为"sol1"的解决方案。
  • 添加文件和设置顶层函数：使用add_files命令添加加速器实现文件和测试平台（testbench）文件，并通过set_top设置顶层函数为resize_accel。
  • 设置FPGA部件和时钟：通过set_part和create_clock命令设置FPGA部件型号和时钟周期。
  • 条件执行仿真和综合任务：根据设置的标志（CSIM、CSYNTH、COSIM、VIVADO_SYN、VIVADO_IMPL），条件性地执行C语言仿真、高层次综合、联合仿真、Vivado综合和Vivado实现。例如，如果CSIM标志设置为1，则执行C语言仿真。
  • 处理OpenCV库：在C语言仿真和联合仿真时，通过-ldflags传递OpenCV库的链接选项，以便能够在仿真中使用OpenCV函数。
  • 退出：最后，脚本使用exit命令退出。

3.2 Makefile 脚本

############################## Setting up Project Variables ##############################
MK_PATH := $(abspath $(lastword $(MAKEFILE_LIST)))
export CUR_DIR := $(patsubst %/,%,$(dir $(MK_PATH)))
export XF_PROJ_ROOT ?= $(shell bash -c 'export MK_PATH=$(MK_PATH); echo $${MK_PATH%/L1/*}')

# setting default value
PLATFORM ?= xilinx_u200_gen3x16_xdma_2_202110_1

export PATH := $(XILINX_VIVADO)/bin:$(PATH)
WORK_DIR ?= hls
TARGET ?= csim
CONFIG_FILE ?= $(CUR_DIR)/hls_config.cfg
CONFIG_TMPL ?= $(CUR_DIR)/hls_config.tmpl

ifneq (,$(wildcard $(XILINX_VITIS)/bin/ldlibpath.sh))
export LD_LIBRARY_PATH := $(shell $(XILINX_VITIS)/bin/ldlibpath.sh $(XILINX_VITIS)/lib/lnx64.o):$(LD_LIBRARY_PATH)
endif

ifeq ($(TARGET), vivado_syn)
TARGET_REL = impl
export VIVADO_FLOW := syn
else
export VIVADO_FLOW := impl
ifeq ($(TARGET), vivado_impl)
TARGET_REL = impl
else
TARGET_REL = $(TARGET)
endif
endif

############################## Checking value ##############################
.PHONY: check_vivado
check_vivado:
ifeq (,$(wildcard $(XILINX_VIVADO)/bin/vivado))
	@echo "Cannot locate Vivado installation. Please set XILINX_VIVADO variable." && false
endif

.PHONY: check_vpp
check_vpp:
ifeq (,$(wildcard $(XILINX_VITIS)/bin/v++))
	@echo "Cannot locate Vitis installation. Please set XILINX_VITIS variable." && false
endif

.PHONY: check_part
ifeq (,$(XPART))
# MK_INC_BEGIN vitis_set_platform.mk

ifneq (,$(wildcard $(PLATFORM)))
# Use PLATFORM as a file path
XPLATFORM := $(PLATFORM)
else
# Use PLATFORM as a file name pattern
DEVICE_L := $(shell echo $(PLATFORM) | tr A-Z a-z)
# 1. search paths specified by variable
ifneq (,$(PLATFORM_REPO_PATHS))
# 1.1 as exact name
XPLATFORM := $(strip $(foreach p, $(subst :, ,$(PLATFORM_REPO_PATHS)), $(wildcard $(p)/$(DEVICE_L)/$(DEVICE_L).xpfm)))
# 1.2 as a pattern
ifeq (,$(XPLATFORM))
XPLATFORMS := $(foreach p, $(subst :, ,$(PLATFORM_REPO_PATHS)), $(wildcard $(p)/*/*.xpfm))
XPLATFORM := $(strip $(foreach p, $(XPLATFORMS), $(shell echo $(p) | awk '$$1 ~ /$(DEVICE_L)/')))
endif # 1.2
endif # 1
# 2. search Vitis installation
ifeq (,$(XPLATFORM))
# 2.1 as exact name vitis < 2022.2
XPLATFORM := $(strip $(wildcard $(XILINX_VITIS)/platforms/$(DEVICE_L)/$(DEVICE_L).xpfm))
ifeq (,$(XPLATFORM))
# 2.2 as exact name vitis >= 2022.2
XPLATFORM := $(strip $(wildcard $(XILINX_VITIS)/base_platforms/$(DEVICE_L)/$(DEVICE_L).xpfm))
# 2.3 as a pattern vitis < 2022.2
ifeq (,$(XPLATFORM))
XPLATFORMS := $(wildcard $(XILINX_VITIS)/platforms/*/*.xpfm)
XPLATFORM := $(strip $(foreach p, $(XPLATFORMS), $(shell echo $(p) | awk '$$1 ~ /$(DEVICE_L)/')))
# 2.4 as a pattern vitis > 2022.2
ifeq (,$(XPLATFORM))
XPLATFORMS := $(wildcard $(XILINX_VITIS)/base_platforms/*/*.xpfm)
XPLATFORM := $(strip $(foreach p, $(XPLATFORMS), $(shell echo $(p) | awk '$$1 ~ /$(DEVICE_L)/')))
endif # 2.4
endif # 2.3
endif # 2.2
endif # 2
# 3. search default locations
ifeq (,$(XPLATFORM))
# 3.1 as exact name
XPLATFORM := $(strip $(wildcard /opt/xilinx/platforms/$(DEVICE_L)/$(DEVICE_L).xpfm))
# 3.2 as a pattern
ifeq (,$(XPLATFORM))
XPLATFORMS := $(wildcard /opt/xilinx/platforms/*/*.xpfm)
XPLATFORM := $(strip $(foreach p, $(XPLATFORMS), $(shell echo $(p) | awk '$$1 ~ /$(DEVICE_L)/')))
endif # 3.2
endif # 3
endif
XPLATFORM := $(firstword $(XPLATFORM))

XDEVICE := $(basename $(notdir $(XPLATFORM)))

ifeq (1, $(words $(XPLATFORM)))
# Query the part name of device
ifneq (,$(wildcard $(XILINX_VITIS)/bin/platforminfo))
override XPART := $(shell $(XILINX_VITIS)/bin/platforminfo --json="hardwarePlatform.devices[0].fpgaPart" --platform $(XPLATFORM) | sed 's/^[^:]*://g' | sed 's/[^a-zA-Z0-9]/-/g' | sed 's/-\+/-/g')
endif
else
PART_ERROR := "To add more platform directories, set the PLATFORM_REPO_PATHS variable or point PLATFORM variable to the full path of platform .xpfm file."
endif

check_part: check_vpp
ifeq (,$(XPART))
	@echo "$(PART_ERROR)"
	@echo "XPART is not set and cannot be inferred. Please run \`make help\` for usage info." && false
endif
else # XPART
check_part:
	@echo "Using part $(XPART)"
endif # XPART

.PHONY: check_opencv
check_opencv:
ifeq (,$(OPENCV_INCLUDE))
    @echo "Cannot find OpenCV include path. Please set OPENCV_INCLUDE variable" && false
endif
ifeq (,$(OPENCV_LIB))
    @echo "Cannot find Opencv lib path. Please set OPENCV_LIB variable" && false
endif

define CONFIG_GEN_PY
import os, string
with open('$(CONFIG_TMPL)', 'r') as fr:
	t = fr.read()
with open('$(CONFIG_FILE)', 'w') as f:
	f.write(string.Template(t).substitute(**dict(os.environ)))
endef
export CONFIG_GEN_PY

VITIS_PYTHON3 = LD_LIBRARY_PATH=$(XILINX_VITIS)/tps/lnx64/python-3.8.3/lib $(XILINX_VITIS)/tps/lnx64/python-3.8.3/bin/python3

$(CONFIG_FILE): $(CONFIG_TMPL)
	@echo "$${CONFIG_GEN_PY}" | (${VITIS_PYTHON3})
	
all: check_vivado check_part check_opencv $(CONFIG_FILE)
ifneq ($(TARGET_REL), csim)
	v++ -c --mode hls --config $(CONFIG_FILE) --work_dir $(WORK_DIR) --part $(XPART)
endif

run: all
ifneq ($(TARGET_REL), csynth)
	@echo $(TARGET_REL)
	vitis-run --mode hls --config $(CONFIG_FILE) --$(TARGET_REL) --work_dir $(WORK_DIR)  --part $(XPART)
endif

clean:
	rm -rf $(CONFIG_FILE) *_hls.log $(WORK_DIR)
  • 设置项目变量：定义了一些环境变量，如PLATFORM和WORK_DIR，以及如何找到Vitis和Vivado的安装路径。
  • 检查值：包含了一系列检查，确保必要的环境变量已经设置，例如XILINX_VIVADO和XILINX_VITIS，以及OpenCV的包含路径和库路径。
  • 配置文件生成：使用Python脚本从模板(CONFIG_TMPL)生成配置文件(CONFIG_FILE)。
  • 编译和运行：定义了如何编译HDL代码和运行硬件仿真。
  • 清理 (clean)：删除生成的文件和日志。

4. 总结

本文档提供了Vision库的组织结构和详细分类介绍，包括各级目录（L1、L2、L3）下的示例代码、测试、库文件等的详细说明。此外，还包括了TCL和Makefile脚本的解析，这些脚本是在项目开发过程中用于自动化构建和测试的重要工具。TCL脚式主要用于设置环境变量、项目参数、添加文件、设置FPGA部件和时钟，以及条件执行仿真、综合等任务。而Makefile脚本则涉及到设置项目变量、检查环境配置、生成配置文件、编译和运行指令等。

通过这些脚本，用户可以更方便地管理和执行项目构建和测试过程，提高开发效率。同时，通过对Vision库结构的详细介绍，用户可以快速了解如何使用库中的不同组件，进行图像处理、视频处理、深度学习预处理等操作。

hi94
关注
  • 25
    点赞
  • 踩
  • 27
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【Vitis Accel】2 - Vitis 应用加速开发平台简介
pudding_code的博客
10-03 4284
目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、pandas是什么？ 示例：pandas 是基于NumPy 的一种工具，该工具是为了解决数据分析任务而创建的。 二、使用步骤 1.引入库 代码如下（示例）： import numpy as np import pa
【Vitis Accel】1 - HLS 简介
pudding_code的博客
10-03 688
Vitis HLS - Hello World前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、pandas是什么？ 示例：pandas 是基于NumPy 的一种工具，该工具是为了解决数据分析任务而创建的。 二、使用步骤 1.引入库 代码如下（示例）： import.
Xilinx Vitis HLS教程1--Vitis HLS概述[02/12]
B10030607的博客
08-12 4779
Xilinx Vitis HLS教程[02/10]1.2 Vitis HLS简介总结 1.2 Vitis HLS简介 总结 提示：这里对文章进行总结： 例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。 ...
Xilinx vitis学习教程：ZYNQ之lwip使用Echo server（2）
V_joy的专栏
01-07 9499
继续学习ZYNQ，吃了好几年灰的ZYNQ 7020开发板一直没时间玩，现在稍微有点时间，准备空闲之余折腾一下，之前一直使用STM32等各式单片机，LINUX知识也知道一点，对HDL也是一窍不通，现在准备恶补一下，对于我来说，学习固然重要，但是白费力折腾也是要有的，所以选择还没多少人用的Vitis平台（可能很多人使用，我比较孤陋寡闻），现在开始折腾。 先介绍一下原理图端口，颜色方框的...
Vitis Accelerated Libraries 学习笔记--Vision 库介绍
hi94的博客
06-21 1147
Vitis Vision 库为基于 FPGA 和 AI 引擎的计算机视觉应用提供了强大的支持。它通过一系列优化的内核，覆盖从基本的图像处理操作到高级的图像分析和特征检测。开发者可以利用这些内核来执行色彩转换、像素运算、几何变换等任务，同时享受硬件加速带来的性能优势。Vitis Vision 的设计允许开发者在保持与传统 C/C++ 程序兼容的同时，使用高性能的图像处理函数。这个库的多样性和灵活性使其成为在现代图像处理和机器视觉领域中不可或缺的工具，特别是在需要处理大量数据和实时性要求高的应用场景中。
Vitis Accelerated Libraries 学习笔记--OpenCV 运行测试
hi94的博客
06-21 1181
在本系列学习笔记中，我们探讨了 Vitis Accelerated Libraries 和 OpenCV 的结合使用，强调了 OpenCV 在运行 Vitis Vision 库示例设计和验证用户测试平台算法中的重要性。通过详细的安装指南和实例测试，我们展示了如何将 OpenCV 集成到 Vitis Vision 库的工作流中，并利用其强大的函数库来创建和验证测试用例。
Vitis Accelerated Libraries 学习笔记--OpenCV 安装指南
hi94的博客
06-19 955
本文详细介绍了使用Vitis Vision Library时为什么需要安装OpenCV库，并提供了详尽的安装指南。OpenCV库的安装对于运行Vitis Vision Library的示例设计至关重要，因为它不仅可以帮助开发者演示加速内核的功能，还能在用户测试平台上验证算法性能。
Vitis HLS 学习笔记--Vitis Accelerated Libraries介绍
hi94的博客
06-13 1490
Vitis Accelerated Libraries为开发者提供了一套丰富的、经过优化的开源库，旨在通过FPGA和其他硬件加速技术显著提高各种应用程序的性能。这些库覆盖了广泛的领域，包括但不限于线性代数、数字信号处理、图像处理、数据分析、数据压缩、数据库管理以及金融计算等。通过将这些高级库分为三个层级：L1原始函数、L2内核函数和L3软件API，Vitis库确保了不同技能水平的开发者都能找到合适的工具来优化他们的应用程序。
Vitis HLS 学习笔记--HLS入门示例集合-目录
hi94的博客
04-25 1391
本示例集对如下内容做记录： Interface（接口）：展示各种模式和接口协议使用的常见示例 Pipelining（流水线）：展示循环和函数的流水线pragma使用的常见示例 Task_Level_Parallelism（任务级并行）：展示任务级并行编程模型和拓扑结构示例 Modeling（建模）：数学和DSP示例以及其他常见使用模型/算法 Misc（其他）：例如C++中的RTL黑盒等其他示例
c-ug1399-vitis-hls c-ug1399-vitis-hls
11-02
总之，C-UG1399-Vitis-HLS用户指南是学习和掌握Vitis HLS的关键资源，无论是初学者还是经验丰富的FPGA开发者，都可以从中获得宝贵的知识和实践经验。通过理解并应用这些知识，用户能够更高效地利用FPGA的优势，设计...
D1-05 Introduction to Vitis HLS-Frederic Rivoallon-region
11-02
在本讲座“D1-05 Introduction to Vitis HLS - Frederic Rivoallon-region”中，我们将探讨Xilinx的Vitis HLS（高速级综合）工具及其在设计流程中的应用。Vitis HLS是一款强大的软件开发工具，它使得用C、C++或...
Vitis_Libraries:葡萄图书馆
05-12
用于数学，统计，线性代数和DSP的Common Vitis加速库提供了一系列核心功能，可用于各种不同的应用程序。 特定于域的Vitis加速库为视觉和图像处理，定量财务，数据库和数据分析，数据压缩等工作负载提供了开箱即用的...
ug1399-vitis-hls_HLS_
09-30
本文将基于"ug1399-vitis-hls"的学习资料，深入探讨Vivado HLS的核心概念、工作流程以及在实际应用中的关键技巧。 1. **Vivado HLS简介** Vivado HLS工具将传统的软件编程方式引入到FPGA设计中，通过将高级语言...
css样式学习样例之边框
最新发布
abments的博客
07-07 830
css样式学习样例之边框
JMH320【亲测】【御剑九歌】唯美仙侠手游御剑九歌+WIN学习手工端+视频教程+开服清档+运营后台+授权GM物品充值后台
m0_71430218的博客
07-05 390
JMH320【亲测】【御剑九歌】唯美仙侠手游御剑九歌+WIN学习手工端+视频教程+开服清档+运营后台+授权GM物品充值后台
学习小记-Netty
weixin_42029860的博客
07-06 220
Netty是由JBOSS个java开源框架，Netty提供异步的、事件驱动的网络应用程序框架，用以快速开发高性能、高可靠性的网络服务器和客户端程序。
短链接学习day2
weixin_63374588的博客
07-05 886
需要注意的是，转换过程中，BeanUtil.toBean()方法通过反射机制创建了目标类型的实例，并将数据源对象的属性值复制到目标对象中。但是为了防止redis的主节点挂掉后，从节点变成主节点时，有些数据还没复制，就会导致脏数据，就会可能导致用户名重复，所以为了防止这个情况，我们需要将username设置为唯一索引，让数据库兜底。因为用户名不是特别重要的数据，如果说我设置用户名为 aaa，系统返回我不可用，那我大可以在 aaa 的基础上再加一个a，也就是 aaaa。一定要记得写枚举的时候是用逗号分割。
vitis 编译过程如何添加 -fno-exceptions -fno-rtti
05-31
在使用 Vitis 进行编译时，可以在 Makefile 中添加编译选项来实现关闭异常和运行时类型信息。具体方法如下： 1. 找到 Makefile 文件，一般位于工程的根目录下。 2. 在 Makefile 中找到编译器命令行，一般以 $(CC) 开头。 3. 在编译器命令行中添加 -fno-exceptions 和 -fno-rtti 选项，例如： ``` CFLAGS += -fno-exceptions -fno-rtti ``` 4. 保存修改后的 Makefile 文件，并重新编译运行工程，即可实现关闭异常和运行时类型信息的编译选项。 需要注意的是，关闭异常和运行时类型信息可能会影响程序的正确性，需要在使用中进行充分测试和验证。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值