《每日一题》NO.14：名词解释 后端设计篇

最新推荐文章于 2024-05-21 15:51:39 发布
最新推荐文章于 2024-05-21 15:51:39 发布
阅读量1.4k 收藏 17
点赞数 1
文章标签： 面试 职场和发展 芯片
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Eecourse/article/details/122185576
版权
芯司机每日一题提供IC面试笔试题，今日聚焦后端设计的名词解释，包括SDC、LEF、DEF等关键术语，旨在帮助求职者掌握设计约束和版图描述知识，助力集成电路行业就业。
摘要由CSDN通过智能技术生成

芯司机《 每日一题》会每天更新一道IC面试笔试题（其中有些题目已经被很多企业参考采用了哦），聪明的你快来挑战一下吧！

今天是第14题

各大IC公司的笔试题经常会从名词解释开始，所以我们给大家精心准备了50个名词解释题，每天更新10个，务求将名词解释一网打尽！

是名词解释但又不仅仅是名词解释，还有应用领域的介绍。今天带给大家的是后端设计相关的名词解释~

请看！

图片

图片

第十四题就是这样啦

快来挑战吧！欢迎大家在评论区留言，写下你的答案或者理解吧~

最低0.47元/天 解锁文章
Eecourse
关注
数字后端基础——各种缩写定义
qq_36480087的博客
12-15 1万+
MSMV : Multi-Supply Multi-Voltage （多电源多电压） PSO：Power Shut Off （电源关断） SRPG：State Retention Power Gating（状态保持电源门控）
数字后端基本概念介绍——FinFET Grid
Tao_ZT的博客
12-14 2373
今天要介绍的数字后端基本概念是FinFET Grid，它也是一种设计格点。介绍该格点前，我们首先来了解一下什么是FinFET技术。FinFET称为鳍式场效晶体管(Fin ...
數字後端(Digital backend)名詞解釋
元直的博客
03-05 1535
前言： 1、佈局佈線(P&R)，即Place & Route。把前端提供的netlist & SDC 通过后端工具做完各步骤处理后，产生通过了各种物理验证的版图文件GDS，发给Foundry 厂家进行tape out 处理。布局即Place， 把拿到的网表进行floorplan 处理，把各个模拟模块，memory 模块，IO pad 进行合理摆放，然后...
数字后端 - 一些名词总结（未解决）
pqb777的博客
09-17 882
close timing drc lvs 独立开发后端flow ICC - floorplane PT - timing analysis linux - cmd linux - eco dc/fm/ic/pt/star/icv drc/lvs/tmax/redhawk/calibre timing fix的eco icc跑完自动做star pt，然后自动跑dmsa eco timing fix， 自动回去icc eco drc fix icc里面用tcl script是比较慢的，比如他不能忍受一个tcl
【virtuoso导入gds和cdl网表记录】
weixin_43277020的博客
11-17 1万+
本文为个人笔记，记录日常工作。
GitHub 项目精选（2022.5.18更新）
u012199290的博客
05-18 9983
写在前面 看到这个项目的同好们如果有推荐的 Github 项目或是觉得有用、有趣的网站等都可以发起 issue 或 PR。 友情链接： ruanyf / weekly GrowingGit / GitHub-Chinese-Top-Charts 有趣项目 chrislgarry / Apollo-11 阿波罗 11 号。 YunYouJun / air-conditioner ❄️ 云空调，便携小空调，为你的夏日带去清凉！ 网站: https://ac.yunyoujun.cn/ 类似网.
原js笔记
Pwsifeng的博客
01-10 2620
s原生JS笔记 电话：17339853876（微信同号） 二阶段学习内容 1、B/S架构（web结构） [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-4LYi0Arv-1641803458638)(img1628929434621.png)] 2、前端工程师的工作 人机交互 前后端交互 3、HTML、CSS、JS的作用和关系 一个网页由三部分组成：HTML、CSS、Javascript HTML： 结构（静态） [外链图片转存失败,源站可能有防盗链
数字后端面试问题
热门推荐
mikiah的专栏
08-31 7万+
1.1 EETOP版主面试问题 001） Why power stripes routed in the top metal layers? 为什么电源走线选用最上面的金属层？ 因为顶层金属通常比较厚，可以通过较大的电流 1.高层更适合globalrouting.低层使用率比较高，用来做power的话会占用一些有用的资源， 比如std cell 通常是m1 Pin 。 2. EM能力
面试题--Git与设计模式
weixin_44889526的博客
11-05 1067
面试题--Git与设计模式Git1、Git和SVN有什么区别？2、什么是Git？3、在 Git 中提交的命令是什么？4、什么是 Git 中的“裸存储库”？5、Git 是用什么语言编写的？6、在Git中，你如何还原已经 push 并公开的提交？7、git pull 和 git fetch 有什么区别？8、git中的“staging area”或“index”是什么？9、什么是 git stash?10、什么是git stash drop？11.、如何找到特定提交中已更改的文件列表？12、git config
后端/DFT/ATPG/PCB/SignOff设计常用工具/操作/流程及一些文件类型
cy413026的博客
09-08 5280
上面的表格即显示了从RTL到GDS要做的工作，也列举了相应的工具。由于版本较为久远，并没有提到今年来出现的Fusion compiler，这是一个可以完成综合和PR的工具，功能相当于DCG+ICC2，后文后简单介绍。还少了一个lib转db的工具 Library compiler。另外会同时介绍STA工具PrimeTime；功耗分析的Redhawk；PR工具ICC2和物理验证---Physical Verification的Calibre.
CDL网表导出原理图的详细操作及实例.pdf
09-10
RT，希望能帮助到朋友们。 CDL网表导出原理图的详细操作及实例.pdf 274.12 KB, 下载次数: 107 , 下载积分: 资产 -2 信元, 下载支出 2 信元
Cadence Virtuoso SPICE网表导入指南
01-12
本文档主要介绍在Cadence Virtuoso软件种将 SPICE网表导入指南
在后端设计中，GDSLL，LEF，DEF，SDF，SPEF，SDC各代表什么意思？前端和中端流程中，SVF，SAIF又代表什么意思？
weixin_43274923的博客
03-05 9762
在后端设计中，GDSLL，LEF，DEF，SDF，SPEF，SDC区别？前端和中端流程中，SVF，SAIF代表什么意思？
数字IC后端小白学习日志---006 day（LVS的注意事项与Tapless工艺）
最新发布
LEBRON599的博客
05-21 859
LVS规则文件中的层次设置，区分大小写版图的Merge，打LabelH-Cell文件的正确性LVS网表的修改、Include子网表（std cell的、IO的、macro的...）、声明电源地端口。
数字后端小白学习日志----LVS（持续更新版本-已更新至5月21）
LEBRON599的博客
05-13 3532
Load Runset File窗口是来调用运行LVS的基本设置文件的，该文件主要记录的是Rule文件的位置，程序运行以及结果保存的位置。第三步：Verification --> Run nmLVS,就打开了LVS的GUI操作界面（同方式一的结果一样）第二步：File-->Open Layout Files,然后把Merge之后的GDS文件加进去即可。---05/13 此处只是介绍了calibre的启动以及很简单的介绍，本文将持续更新。Outputs：设置输出的LVS文件。
Netlist（网表）
EndaFang0420的博客
11-11 2万+
Netlist（网表） 在电路设计中，网表（netlist）是用于描述电路元件相互之间连接关系的，一般来说是一个遵循某种比较简单的标记语法的文本文件。 对于复杂的集成电路设计，电路功能需要通过多个级别的描述来完成。 系统级 定义电路的功能和外部特性，设计者只需要将电路分为若干个抽象的功能模块，并将各个功能模块的逻辑功能定义清楚即可。 架构级 在这个级别，电路要描述成相互连接的若干个典型逻辑部件和控制其数据传输的状态机。典型逻辑部件包括计数器、寄存器、算术运算单元等，又称为数据通道（Data path），状态
ASIC开发流程介绍
Augusdi的专栏
03-27 1871
1.使用语言：VHDL/verilog HDL 2.各阶段典型软件介绍： 输入工具： Summit Summit 公司 仿真工具： VCS, VSS Synopsys 公司 综合器： DesignCompile, BC Compile Synopsys 公司 布局布线工具: Dracula, Diva Cadence 公司 静态时序分析: Prime Time Synopsys 公司 测...
LVS 就是这么简单（数字后端物理验证篇）
weixin_37584728的博客
05-16 3万+
LVS 就是这么简单！（数字后端物理验证篇） 今天吾爱 IC 社区小编为大家带来数字 IC 后端实现物理验证中关于 LVS 的主题分享。其实小编一直觉得这个主题没啥可讲的，考虑到一些新手没有太多的经验，还是做个简单的分享。经验都是来源于实际项目所积累的，所以建议多实践，毕竟实践出真知，实践是检验真理的唯一标准。后续还会简单做一个关于物理验证中 DRC 自动修复方法的分享。修 DRC 绝对不是你应该干的活，那绝对是 Tool 的任务。好了，下面直接进入今天的主题（想要加入微信技术交流群的，可以先加小编微信）。
cadence5141原理图导出步骤
微风几许的博客
08-20 4285
用5141导出原理图时，出现打印机找不到的情况，配置项目环境的方法。 导出流程 1.前期准备工作 先找到cadence提供的 cdsplotinit.sample例程文件： 我们可以在桌面上新建一个空白文件，取名为 . cdsplotinit。使用文本编辑器打开例程，将代码复制到新建文件。 将该文件copy到工程的工作环境： 打开所需的项目原理图：Design-probe-s...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值