AGRV2K---member of instant-on, non-volatile CPLD family

AGRV2K CPLDs is the low cost CPLDs. This instant-on, non-volatile CPLD family targets general-purpose and low-density logic. The logic density is 2K Logic Elements with LQFP-100(AGRV2K100) and LQFP-64(AGRV2K64) packages.

Low-Cost and low-power CPLD
Instant-on, non-volatile standard compatible architecture.
Up to 4 global clock lines in the global clock network that drive throughout the entire device.
Provides programmable fast propagation delay and clock-to-output times.
Provides PLL per device, clock multiplication, and phase shifting.
Supports 3.3-V logic level
Programmable slew rate, drive strength, bus-hold, programmable pull-up resistors, open-drain output, Schmitt triggers and programmable input delay.
Built-in Joint Test Action Group (JTAG) boundary-scan test (BST) circuitry complaint with IEEE Std. 1149.1-1990
ISP circuitry compliant with IEEE Std. 1532
3.3-V LVCMOS and LVTTL standards

AGRV2K CPLD是低成本的CPLD。该瞬时接通、非易失性 CPLD 系列面向通用和低密度逻辑。逻辑密度为采用LQFP-100（AGRV2K100）和LQFP-64（AGRV2K64）封装的2K逻辑元件。

低成本、低功耗 CPLD
即时启动、非易失性标准兼容架构。
全局时钟网络中多达 4 条全局时钟线，驱动整个设备。
提供可编程的快速传播延迟和时钟至输出时间。
提供每个器件的 PLL、时钟倍增和相移。
支持 3.3V 逻辑电平
可编程压摆率、驱动强度、总线保持、可编程上拉电阻、漏极开路输出、施密特触发器和可编程输入延迟。
内置联合测试行动小组 （JTAG） 边界扫描测试 （BST） 电路与 IEEE Std. 1149.1-1990 的投诉
符合 IEEE 标准 1532 的 ISP 电路
3.3V LVCMOS 和 LVTTL 标准