42，Verilog-2005标准篇：buf和not逻辑门

多路输出逻辑门的实例声明应以下列关键字之一开头：

buf    not

延迟说明应为0、1或2个延迟。如果包含2个延时，第一个延时决定输出上升延时，第二个延时决定输出下降延时，两个延时中较小的延时适用于输出到 x 的转换。如果没有指定延迟，则通过门的传播延迟为0。

这两个逻辑门应有一个输入以及一个或多个输出。端口列表中的最后一个端口应连接到逻辑门的输入端，其他端口应连接到逻辑门的输出端。

下表1列出了buf和not具有一个输入和一个输出的逻辑门的真值表：

表1：buf和not逻辑门的真值表

例如下面的示例声明了一个双输出的 buf逻辑门：

buf  b1 (out1, out2, in)；

其中输入是in，输出是out1和out2，实例名称为 b1。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！