双向传递开关的实例声明应以下列关键字之一开头:
tran tranif1 tranif0
rtran rtranif1 rtranif0
双向传递开关不得延迟通过它们传播的信号。tranif0、tranif1、rtranif0 或 rtranif1 逻辑门关闭时,应阻断信号;开启时,应传递信号。不能关闭 tran 和 rtran 逻辑门,它们应始终传递信号。
tranif1、tranif0、rtranif1 和 rtranif0的延迟应指定为零、一个或两个延迟。如果指定了两个延迟,第一个延迟为开启延迟,第二个延迟为关闭延迟,两个延迟中较小的延迟应适用于 x 和 z 的输出转换。如果只指定了一个延迟,则应同时指定开启和关闭延迟。如果没有指定延迟,则双向传递开关不存在导通或关断延迟。双向传递开关 tran 和 rtran 不接受延迟指定。
tranif1、tranif0、rtranif1 和 rtranif0的信号列表中指定了三个端口。前两个端口应为双向信号,用于传递开关之间的信号,第三个端口的信号连接控制输入。tran 和 rtran的信号列表应包含两个双向端口,端口均应无条件地双向传递信号,允许信号以任一方向通过逻辑门。以上六个逻辑门的双向端口都只能连接标量net或矢量net的位选择。
例如下面的示例声明了一个tranif1的实例:
tranif1 t1 (inout1,inout2,control);
双向端口是inout1和inout2,控制输入为 control,实例名称为 t1。
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧!