Verilog分频器通解

最新推荐文章于 2023-09-25 05:23:24 发布

Monoit

最新推荐文章于 2023-09-25 05:23:24 发布

阅读量292

点赞数 2

分类专栏： Verilog 文章标签： verilog

本文链接：https://blog.csdn.net/GaussTuring/article/details/116974039

版权

Verilog 专栏收录该内容

3 篇文章 0 订阅

订阅专栏

Verilog分频器通解

y分频器，分频之后，m个低电平
2 ^Size

\geq y

module divfreu(clk,rst,out);
input clk,rst;
output out;
reg [Size-1:0]cnt;//  
reg out;

always @(posedge clk ) 
begin
	if (!rst)
	cnt <= Size'b0;
	else if (cnt==Size'b(y-1))
	cnt <= Size'b0;
	else 
	cnt <= cnt +1'b1;
	
end

always@(posedge clk ) 
begin
if (!rst)out <=1'b0;
 else if(cnt < Size'bm)
  out <=1'b0;
  else 
  out <=1'b1;

end

endmodule

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Monoit

关注关注

2
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
Verilog分频器通解

Verilog分频器通解y分频器，分频之后，m个低电平2Size≥y\geq y≥ymodule divfreu(clk,rst,out);input clk,rst;output out;reg [Size-1:0]cnt;// reg out;always @(posedge clk ) begin if (!rst) cnt <= Size'b0; else if (cnt==Size'by) cnt <= Size'b0; else cnt <
复制链接

扫一扫