Verilog分频器通解

Verilog分频器通解


y分频器,分频之后 ,m个低电平
2 Size ≥ y \geq y y

module divfreu(clk,rst,out);
input clk,rst;
output out;
reg [Size-1:0]cnt;//  
reg out;

always @(posedge clk ) 
begin
	if (!rst)
	cnt <= Size'b0;
	else if (cnt==Size'b(y-1))
	cnt <= Size'b0;
	else 
	cnt <= cnt +1'b1;
	
end

always@(posedge clk ) 
begin
if (!rst)out <=1'b0;
 else if(cnt < Size'bm)
  out <=1'b0;
  else 
  out <=1'b1;

end

endmodule
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值