SAR ADC的工作原理

SAR ADC的架构

  尽管实现SAR ADC的方式千差万别,但其基本结构非常简单(见图1)。模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法,N位寄存器首先设置在中间刻度(即:100... .00,MSB设置为1)。这样,DAC输出(VDAC)被设为VREF/2,VREF是提供给ADC的基准电压。然后,比较判断VIN是小于还是大于VDAC。如果VIN大于VDAC,则比较器输出逻辑高电平或1,N位寄存器的MSB保持为1。相反,如果VIN小于VDAC,则比较器输出逻辑低电平,N位寄存器的MSB清0。随后,SAR控制逻辑移至下一位,并将该位设置为高电平,进行下一次比较。这个过程一直持续到LSB。上述操作结束后,也就完成了转换,N位转换结果储存在寄存器内。


图1. 简单的N位SAR ADC架构

  图2给出了一个4位转换示例,y轴(和图中的粗线)表示DAC的输出电压。本例中,第一次比较表明VIN < VDAC。所以,位3置为0。然后DAC被置为01002,并执行第二次比较。由于VIN > VDAC,位2保持为1。DAC置为01102,执行第三次比较。根据比较结果,位1置0,DAC又设置为01012,执行最后一次比较。最后,由于VIN > VDAC,位0确定为1。


图2. SAR工作原理(以4位ADC为例)

  注意,对于4位ADC需要四个比较周期。通常,N位SAR ADC需要N个比较周期,在前一位转换完成之前不得进入下一次转换。由此可以看出,该类ADC能够有效降低功耗和空间,当然,也正是由于这个原因,分辨率在14位至16位,速率高于几Msps (每秒百万次采样)的逐次逼近ADC极其少见。一些基于SAR结构的微型ADC已经推向市场。

  SAR ADC的另一个显着的特点是:功耗随采样速率而改变。这一点与闪速ADC或流水线ADC不同,后者在不同的采样速率下具有固定的功耗。这种可变功耗特性对于低功耗应用或者不需要连续采集数据的应用非常有利(例如,用于PDA 数字转换器)。

SAR ADC全称为逐次逼近寄存器模数转换器(Successive Approximation Register Analog-to-Digital Converter),是一种常用于将模拟信号转换为二进制数字信号的电子设备。其校准原理是通过比较输入信号与DAC(数模转换器)输出信号之间的偏差,采取逐次逼近的方法不断调整DAC输出值,直到达到预定的精度要求。 SAR ADC的校准过程一般包括以下几个步骤: 1. 设置参考电压:首先,需要设置一个已知的参考电压,用于与输入的模拟信号进行比较和校准。这个参考电压一般是通过外部电压源或内部参考电压源提供的。 2. 初始化:将校准寄存器和逼近寄存器初始化为初始值,使得DAC输出值开始为预定的中间值。 3. 校准过程:将待转换的模拟信号输入到SAR ADCADC开始将DAC输出信号与输入信号进行比较。如果DAC输出信号大于输入信号,则逼近寄存器的相应被清零;如果DAC输出信号小于输入信号,则逼近寄存器的相应为1。这样,经过多轮的逼近比较和调整,DAC输出的数字信号逐渐逼近输入信号的真实值。 4. 输出数字结果:当校准过程达到预定精度要求时,SAR ADC输出对应的二进制数字结果,并将其存入输出寄存器中。 需要注意的是,为了提高SAR ADC的校准精度和性能,还可以采取一些校准技术,例如引入校准电容和电流来减小误差、使用自校准电路来实现自动校准等。这些技术的目的都是为了减小SAR ADC的非线性误差、增加分辨力和减少噪声。 总之,SAR ADC的校准原理是通过逼近方法,不断调整DAC输出值,使得其与输入模拟信号的偏差逐渐减小,最终达到精确的模拟信号转换为数字信号的目的。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值