Verilog学习问题记录

最新推荐文章于 2023-05-10 21:48:28 发布
最新推荐文章于 2023-05-10 21:48:28 发布
阅读量576 收藏 7
点赞数
文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/He_yuan_hong/article/details/113924933
版权

Verilog学习问题记录

记录下问题方便以后来解决

问题1 关于always语句的困惑 21/2/21

在这里插入图片描述
在这里插入图片描述
为什么always语句@括号内用的是or不是&，always语句到底是怎么才判断执行，资料上说的是当A、B或Cin中任意一个值发生变化，顺序过程就执行，那么当A、B或Cin处于初始值的时候always语句会执行吗，还是说代码执行后，A、B或Cin中任意一个发生变化后才执行always中的语句。

还有以下语句：

	cout = (T1 | T2）| T3;

为何用的是|符号而不是or？

答案：因为使用的不是内置门原语，即or或者and或者xor等。
内置门原语的使用如下：

	or:
		实例名 = （输出，输入1，输入2，... ，输入n）;
	and:
		实例名 = （输出，输入1，输入2，... ，输入n）;

	Sum = (A ^ B) ^ Cin;

为何赋值语句的右边加了括号？可不可以不加括号？

问题2 MSB，LSB（已解决）

MSB是most significant bit，LSB是least significant bit。

问题3 菜鸟教程中的verilog相关问题

问题3.1 条件操作符

菜鸟教程2.4中有如下说明：
在这里插入图片描述
第二组和第三组有什么区别？

问题3.2

在这里插入图片描述
最后一行的结论是如何得来的？

问题3.3 与assign和reg相关的赋值问题（解决一半）

在verilog中的always语句中，只能给reg变量赋值。

assign 为关键词，任何已经声明 wire 变量的连续赋值语句都是以 assign 开头。

assign（过程赋值操作）与 deassign （取消过程赋值操作）表示第一类过程连续赋值语句。赋值对象只能是寄存器或寄存器组，而不能是 wire 型变量。

force （强制赋值操作）与 release（取消强制赋值）表示第二类过程连续赋值语句。因为是无条件强制赋值，一般多用于交互式调试过程，不要在设计模块中使用。

source文件写input的时候不能赋值为reg类型，

过程性赋值是在 initial 或 always 语句块里的赋值，赋值对象是寄存器、整数、实数等类型。

连续性赋值总是处于激活状态，任何操作数的改变都会影响表达式的结果；过程赋值只有在语句执行的时候，才会起作用。这是连续性赋值与过程性赋值的区别。

Verilog 过程赋值包括 2 种语句：阻塞赋值与非阻塞赋值。

问题4 写时钟脉冲时的问题（已解决）

最开始想的代码如下：

reg clk = 1;
always @(clk) begin
	#5 clk =~clk;

本意是想产生一个周期为10ns的时钟脉冲，结果产生的脉冲如下图所示：
时钟脉冲仿真
只有在第一个周期才有脉冲，之后都是低电平。是因为always语句块的敏感信号是clk本身，程序的最开始clk的值是x表示未知状态，开始运行的时候即0ns的时候由于赋值语句从x变成1，此时always语句接收到clk的变化，于是0ns时刻进入了always语句块，延迟5ns后执行了clk的取反语句，此时clk从1-->0，完成了always语句的第一次执行，接着继续进入监听状态，要注意的是always在执行内部的语句块的时候，是不会监听外部信号的。而下一次监听是在内部语句块执行完毕后进行的，所以是监听不到clk信号从1->0的变化，所以clk在这之后一直处于低电平，无法实现时钟脉冲。
想要实现一个周期为10ns的时钟脉冲，代码如下：

reg clk = 1;
always begin
	#5 clk = ~clk;

即不需要敏感信号列表，让always语句一直自动循环执行。

问题5 赋值问题

在这里插入图片描述
为什么该代码块赋值失败？

问题6 always语句

代码如下：
在这里插入图片描述
波形图如下：
在这里插入图片描述
是如何产生的？

功能快捷键

撤销：Ctrl/Command + Z
重做：Ctrl/Command + Y
加粗：Ctrl/Command + B
斜体：Ctrl/Command + I
标题：Ctrl/Command + Shift + H
无序列表：Ctrl/Command + Shift + U
有序列表：Ctrl/Command + Shift + O
检查列表：Ctrl/Command + Shift + C
插入代码：Ctrl/Command + Shift + K
插入链接：Ctrl/Command + Shift + L
插入图片：Ctrl/Command + Shift + G
查找：Ctrl/Command + F
替换：Ctrl/Command + G

合理的创建标题，有助于目录的生成

直接输入1次#，并按下space后，将生成1级标题。
输入2次#，并按下space后，将生成2级标题。
以此类推，我们支持6级标题。有助于使用TOC语法后生成一个完美的目录。

如何改变文本的样式

强调文本 强调文本

加粗文本 加粗文本
标记文本

删除文本

引用文本

H2O is是液体。

210 运算结果是 1024.

插入链接与图片

链接: link.

图片: Alt

带尺寸的图片: Alt

居中的图片: Alt

居中并且带尺寸的图片: Alt

当然，我们为了让用户更加便捷，我们增加了图片拖拽功能。

如何插入一段漂亮的代码片

去博客设置页面，选择一款你喜欢的代码片高亮样式，下面展示同样高亮的 代码片.

// An highlighted block
var foo = 'bar';

生成一个适合你的列表

  • 项目
    • 项目
      • 项目
  1. 项目1
  2. 项目2
  3. 项目3
  • 计划任务
  • 完成任务

创建一个表格

一个简单的表格是这么创建的：

项目Value
电脑$1600
手机$12
导管$1

设定内容居中、居左、居右

使用:---------:居中
使用:----------居左
使用----------:居右

第一列第二列第三列
第一列文本居中第二列文本居右第三列文本居左

SmartyPants

SmartyPants将ASCII标点字符转换为“智能”印刷标点HTML实体。例如：

TYPEASCIIHTML
Single backticks'Isn't this fun?'‘Isn’t this fun?’
Quotes"Isn't this fun?"“Isn’t this fun?”
Dashes-- is en-dash, --- is em-dash– is en-dash, — is em-dash

创建一个自定义列表

Markdown
Text-to- HTML conversion tool
Authors
John
Luke

如何创建一个注脚

一个具有注脚的文本。1

注释也是必不可少的

Markdown将文本转换为 HTML。

KaTeX数学公式

您可以使用渲染LaTeX数学表达式 KaTeX:

Gamma公式展示 Γ ( n ) = ( n − 1 ) ! ∀ n ∈ N \Gamma(n) = (n-1)!\quad\forall n\in\mathbb N Γ(n)=(n−1)!∀n∈N 是通过欧拉积分

Γ ( z ) = ∫ 0 ∞ t z − 1 e − t d t   . \Gamma(z) = \int_0^\infty t^{z-1}e^{-t}dt\,. Γ(z)=∫0∞​tz−1e−tdt.

你可以找到更多关于的信息 LaTeX 数学表达式here.

新的甘特图功能，丰富你的文章

Mon 06 Mon 13 Mon 20 已完成 进行中 计划一 计划二 现有任务 Adding GANTT diagram functionality to mermaid
  • 关于 甘特图 语法，参考 这儿,

UML 图表

可以使用UML图表进行渲染。 Mermaid. 例如下面产生的一个序列图：

张三 李四 王五 你好！李四, 最近怎么样? 你最近怎么样，王五？ 我很好，谢谢! 我很好，谢谢! 李四想了很长时间, 文字太长了 不适合放在一行. 打量着王五... 很好... 王五, 你怎么样? 张三 李四 王五

这将产生一个流程图。:

链接
长方形
圆
圆角长方形
菱形
  • 关于 Mermaid 语法，参考 这儿,

FLowchart流程图

我们依旧会支持flowchart的流程图：

Created with Raphaël 2.2.0 开始 我的操作 确认？ 结束 yes no
  • 关于 Flowchart流程图 语法，参考 这儿.

导出与导入

导出

如果你想尝试使用此编辑器, 你可以在此篇文章任意编辑。当你完成了一篇文章的写作, 在上方工具栏找到 文章导出 ，生成一个.md文件或者.html文件进行本地保存。

导入

如果你想加载一篇你写过的.md文件，在上方工具栏可以选择导入功能进行对应扩展名的文件导入，
继续你的创作。

  1. 注脚的解释 ↩︎

He_yuan_hong
关注
  • 0
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【verilog教程】第9篇：verilog常见问题合集
黑猫奥利奥的博客
07-08 1355
本文依据网络资料及工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 1 逗号问题 （1）模块传参的括号里面，最后一个参数没有逗号 2 verilog中小于等于和非阻塞赋值都是<=，为什么不会混淆 一种是判断语句；一种是赋值语句，编译时会自动识别。比如if（）中的就被编译为判断语句 3 “{ }”的拼接作用 4 文件包含`include 参考链接（很详细）： https://www.cnblogs.com/icelyb24/
Verilog 的问题
po_int的专栏
02-05 308
1，仿真的时候弹出错误，再打开就都有问题 Internal Error: Sub-system: AMERGE, File: /quartus/atm/amerge/amerge_kpt_op.cpp, Line: 220 http://blog.sina.com.cn/s/blog_7f2ccea301011duz.html 删除 工程文件的 db  和 incremental_db文
verilog相关理论问题（1）
Light
05-14 169
1：verilog hdl语言与C语言的语法很相近，有如下区别： 1）verilog和硬件对应，并且有不同的设计层次：系统级、算法级、RTL级、门级、晶体管级 2）verilog hdl的并行执行（电路同时启动）。对比C的函数调用、verilog的模块例化 3）verilog的时序行为（时钟驱动） 三种电路描述方式：电路图、逻辑表达式、HDL verilog hdl语言要素包括： 1）标识符：字母，数字，下划线。区分大小写，首字母必须是字母或者下划线 2）注释； 3)格式：区分大小写，是自由格式，结构可以跨
Verilog问题汇总
俺是太上皇
01-14 426
目录1.Verilog中事件(event)如何使用？ 1.Verilog中事件(event)如何使用？ Verilog里面可以定义事件(event)，可以对testbench里面的信号进行监测，满足事件触发条件就触发事件并引发相应的处理，Verilog里面的**event只用于仿真，不能综合。**与Verilog里的事件相关的语法如下： 定义一个事件：event reset_trigger; 触发事件：#10 -> reset_trigger; 由事件引发的操作：@ (reset_trigger)
我的Verilog HDL学习历程（一） Verilog基本语法与应避免的问题
wjpwjpwjp0831的博客
04-15 841
作为一个Verilog初学者，想在此记录下自己的学习历程。 我的老师说的一句话我很赞同，不用刻意地去学很多Verilog的语法， 就像我们大多数人都不会抱着一本word2016使用大全来从头学word一样。Verilog只是一个工具，现学现卖，熟能生巧就行了。 下面首先介绍一下Verilog的一些基本的语法。 Verilog当中的常用数据类型 reg 寄存器型，但综合不一定生成寄存器 ...
verilog学习五点经验分享
08-27
本文主要分享了五个关于Verilog学习和应用的经验，这些经验不仅适用于初学者，也是资深工程师们在实践中总结出来的宝贵准则。 首先，设计必须文档化。在开始编写代码之前，详细记录设计思路和实现细节是非常关键的...
Verilog 语言基础.pdf
09-29
Verilog HDL是一种广泛使用的硬件描述语言，它允许工程师从算法层面到门级甚至开关级对数字系统进行建模。这种语言的灵活性使得它可以应用...学习并熟练掌握Verilog，能够帮助工程师更有效地实现和验证复杂的数字系统。
verilog基础知识PPT
06-02
Verilog基础知识PPT Verilog HDL是一种应用广泛的硬件描述性语言，是硬件设计人员和电子设计自动化（EDA）...Verilog HDL是一种强大的硬件描述性语言，有着广泛的应用前景，但同时也需要有一定的学习成本和使用难度。
python读取verilog头文件，有使用说明，测试记录，参考博客：
最新发布
06-07
在电子设计自动化（EDA）领域，Verilog是一种广泛使用的硬件描述语言，用于描述数字系统的结构和行为。...通过学习和应用这些知识，电子工程师能够更高效地管理和利用Verilog代码，提升设计与验证的效率。
Verilog设计快速入门秘籍
11-18
* 设计工具和语言不断演进，需要不断学习和更新知识。 * 设计验证和测试非常重要，需要投入大量时间和精力。 通过本Verilog设计快速入门秘籍，读者可以快速掌握Verilog设计的基础知识和设计步骤，并且能够应用于...
verilog_经验(适合初学者)
11-24
初学者学习verilog应该注意的问题，对于入门很有帮助，是设计好高效verilog程序的很好的帮手。
verilog试题代码总结
dafenqichijidan的博客
03-29 2085
异步复位同步释放verilog代码及理解
SystemVerilog--关于force用法
热门推荐
xavi_siege的专栏
04-10 3万+
逻辑在具体实现上是通过2个计数器来控制100ms的计时控制，具体如下： 定义计数器A（取值范围在0~9），计数器B（取值范围0~38399），且计数器B的启动是在计数器A取值为9时才开始，而计数器A的计数条件为模块端口输入的10ms同步信号。 在Netlist仿真中验证这个100ms能量统计时，如果基于Netlist仿真真实的100ms需要很长的时间（以周为时间单位了），为了达到测试的目的，直
《谈芯片验证中的force和release》系列文章
那么菜的博客
05-10 563
由于本人能力有限，如有解析不当之处，敬请谅解，请评论处评论，我们共同学习共同进步。IC验证中的force/release 学习整理（1）初见朋友IC验证中的force/release 学习整理（2）后门访问机制成与败IC验证中的force/release 学习整理（3）后门访问机制成与败（续）IC验证中的force/release 学习整理（4）后门访问机制成与败（续）IC验证中的force/release 学习整理（5）研究对 reg类型信号的影响。
Verilog经典题
Future Chaser的博客
04-01 2732
1.快时钟到慢时钟 检测单时钟脉冲信号 2.跨时钟与 3.同步复位异步释放 4.任意小数分频 5.状态机 Mealy Moore
verilog学习笔记（一）常见错误的解决
qq_37512669的博客
10-24 1万+
（1）Error (10161): Verilog HDL error at ****.v(261): object "****" is not declared 没有定义的数据类型，进行定义就行，比如  reg link_nf;
一个verilog语法问题
u013822890的博客
12-15 1199
问：verilog中assign mDATAIN = (WR_MASK) ? mDATAIN1 : {`DSIZE-1{1'b1}};是什么意思 5 主要是后面{`DSIZE-1{1'b1}};不知道是什么意思？ 解：{`DSIZE-1{1'b1}} 表示`DSIZE-1个1 ，这里的`DSIZE-1是你程序开头定义的一个常数。 假设`DSIZE = 7 。那么{`DSIZE-1{1
关于always块中电平触发的问题
山南水北有一方的博客
06-10 3656
如下verilog描述中哪个或者哪几个会生成寄存器？ A always@(clk) reg_a <= reg_b; B always@(negedge clk) reg_a<= reg_b; C always@(posedgeclk) reg_a<= reg_b; D assign reg_a =reg_b; 解析：A选项中虽然也有clk，但是不是沿触发的，而是用always实现的组合逻辑。B、C毫无疑问，无论是上升沿触发还是下降沿触发都会产生寄存器，所以我们可以得出结论能不能生成寄存器的
华为Verilog入门教程：HDL语言基础
"华为Verilog教程是一份入门级的学习资料，由华为Verilog资源组开发，旨在帮助初学者掌握Verilog HDL语言。教程详细介绍了Verilog的基本语法、建模方式以及常用运算符等核心概念，是理解数字电路设计的重要参考资料...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值