PCIe接口二，三事

结构

从概念上讲，PCIe总线是旧 PCI/PCI-X 总线的高速串行替代品。 PCIe总线和旧PCI之间的主要区别之一是总线拓扑结构。

• PCI 使用共享并行总线架构，其中PCI主机和所有设备共享一组公共地址、数据和控制线。
• PCIe 基于点对点拓扑结构，通过单独的串行链路将每个设备连接到主机。

由于其共享总线拓扑，对旧PCI总线的访问是通过总线仲裁实现的。在多个主控的情况下，一次只能有一个主控，在一个方向上传输数据。此外，旧的PCI时钟方案将总线时钟限制为总线上最慢的外围设备。相比之下，PCIe总线链路支持任意两个端点之间的全双工通信，对跨多个端点的并发访问没有限制。

在总线协议方面，PCIe通信被封装在数据包中。PCIe端口的事务层打包和解包数据和状态信息。

由于电气信号和总线协议的根本差异，PCI和PCIe需要使用不同的机械外形和扩展连接器，因此需要新的主板和新的适配器板； PCI插槽和PCIe插槽不可互换。在软件层面，PCIe保留了与 PCI 的向后兼容性；传统 PCI 系统软件可以检测和配置较新的 PCIe设备，而无需明确支持PCIe标准，尽管无法访问新的 PCIe功能。

两个设备之间的PCIe链路的大小可以从1到32通道不等。在多通道链路中，数据包数据跨通道条带化，峰值数据吞吐量随整体链路宽度而变化。通道数在设备初始化期间自动协商，并且可以由任一端点限制。例如，单通道 PCIe (×1) 卡可以插入多通道插槽（×4、×8 等），初始化周期自动协商相互支持的最高通道数。链路可以动态向下配置自身，以使用更少的通道，从而在出现不良或不可靠的通道时提供容错能力。 PCIe标准定义了×1、×2、×4、×8、×12、×16 和×32 的链路宽度。 这使得PCIe 总线既可以服务于不需要高吞吐量的成本敏感应用程序，也可以服务于性能关键应用程序，例如 3D 图形、网络（10 千兆位以太网或多端口千兆位以太网）和企业存储（SAS 或光纤通道）插槽和连接器仅针对这些宽度的一个子集进行定义，中间的链路宽度使用下一个更大的物理插槽尺寸。

使用四通道 (×4) 的 PCI-X（133 MHz 64 位）设备和 PCIe 1.0 设备具有大致相同的峰值单向传输速率 1064 MB/s。在多个设备同时传输数据或与 PCIe外围设备进行双向通信的情况下，PCIe总线有可能比 PCI-X 总线性能更好。

互连

两个设备之间的PCIe链路由一个或多个通道组成，这些通