PIPE接口基本描述

信号名	方向	描述
TxData	IN	并行数据输入总线
TxDataValid	IN	1：表示cycle数据有效； 0：表示cycle数据无效
RxData	OUT	并行数据输出总线
RxValid	OUT	1：表示符号锁及当RxDataValid有效时，数据有效
PHY MODE	IN
PHY STATUS	OUT	表示告诉MAC，PHY已经完成操作,比如：解复位后，PCLK/Max PCLK稳定；power management状态转换完成；速率变化完成；接收端检测完成；
SerDesArch	IN	该信号表示是否使能Serdes架构；
SRISEnable	IN	配置PHY是否为了PCIe支持SRIS；
TxDetectRx/ Loopback	IN	表示PHY开始接收器检测操作或开始环回；
TxElecIdle	IN	除了环回模式，强制Tx输出电空闲
Reset	IN	复位发送器和接收器；该信号为异步信号
PowerDown	IN
RxElDetectDisable	IN	1：表示关闭接收端电空闲逻辑
TxCommonModeDisable	IN	1：表示关闭发送端DC共模逻辑
Rate	IN
Width	IN
PCLK Rate	IN
RxStandby	IN
RefClkRequired	IN	1：表示低功耗模式下可以安全的移除参考时钟
RxStatus	Output	表示接收器的状态；‘h0：接受数据正常；’h1：增加一个SKP；‘h2：删除一个SKP；’h3：加目测到receiver;'h4:编码错误；‘h5：Elastic buf上溢；’h6：Elastic buf下溢；‘h7：disparity错误；

信号	方向	描述
M2P_MessageBus[7:0]	IN	MAC 多路复用命令、任何所需的地址和任何所需的数据，以发送读取和写入请求以访问 PHY PIPE 寄存器，以及发送读取完成响应和写入 ack 响应以响应 PHY 发起的请求
P2M_MessageBus[7:0]	OUT	PHY 多路复用命令、任何所需的地址和任何所需的数据，以发送读取和写入请求以访问 MAC PIPE 寄存器，以及发送读取完成响应和写入 ack 响应以响应 MAC 发起的请求

M2P/P2M_MessageBus的指令描述：

编码	命令	描述	需要的域
4‘b0000	NOP	空闲	Command[3:0]
4‘b0001	write_ uncommitted	当前写入应保存到写入缓冲区中，并且在将来收到write_committed 时将其关联的数据值更新到相关的 PIPE 寄存器中。 这对于必须在同一周期内更改但分布在多个寄存器中的信号很有用。	Command[3:0], Address[11:0], Data[7:0]
4‘b0010	write_committed	当前写入以及保存到写入缓冲区中的任何先前未提交的写入都应该提交，即它们的值应该更新到 PIPE 寄存器中。发送 write_committed 后，没有新的写入，无论是提交还是未提交，可以发送直到收到 write_ack。	Command[3:0], Address[11:0], Data[7:0]
4‘b0011	read	用于读取 PIPE 寄存器的内容。 每个方向一次只能有一个读数是突出的。	Command[3:0], Address[11:0]
4‘b0100	read completion	读操作的数据回复	Command[3:0], Data[7:0]
4‘b0101	write_ack	用于确认收到 write_committed 并准备好接受另一个写入。 当写入缓冲区被刷新时发送 ack 并且保证 PIPE 操作在确定的时间量内开始。 注意：这不提供写入触发的 PIPE 操作已完成的确认。	Command[3:0]
其他	保留	NA	NA