时序逻辑电路

1.概述

        组合逻辑电路：任一时刻的输出信号仅取决于当时的输入信号。

        时序逻辑电路：任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。

        时序电路在电路结构上有两个显著特点：①时序电路通常包括组合电路和存储电路（必不可少）；②存储电路的输出必须反馈到组合电路的输入端，与输入信号一起决定组合逻辑电路的输出。

        图中的代表输入信号，代表输出信号，代表存储电路的输入信号，代表存储电路的输出。逻辑关系如下表示：

                     

        化为矢量函数为：

为存储电路的触发器的现态， 为存储电路的触发器的次态。 

        输出方程和驱动（激励）方程（即为存储电路的输入方程）皆为组合逻辑电路决定，状态方程需要将驱动（激励）方程带入到触发器的特性方程中得到。

        各种触发器的特性方程见：半导体存储电路。

        时序电路的分类：

        按存储电路中触发器的动作特点不同：①同步时序电路：所有触发器状态的变化是在统一时钟信号操作下同时发生；②异步时序电路：触发器状态的变化不是同时发生的。

        按输出信号的特点不同：①米利（Mealy）型：输出信号不仅取决于存储电路的状态，还取决于输入变量；②穆尔（Moore）型：输出信号仅仅取决于存储电路的状态。

        时序电路在工作时是在电路的有限个状态间按一定的规律转换的，故时序电路又叫状态机（State Machine，SM）、有限状态机（Finite State Machine，FSM）或算法状态机（Algorithmic State Machine，ASM）。

2.时序逻辑电路的分析方法

        2.1.同步时序逻辑电路的分析方法

                分析同步时序逻辑电路的步骤如下：

                        （1）根据时序电路中的组合逻辑关系，可以得到对应存储电路中每个触发器的驱动方程（即触发器输入信号的逻辑函数式）；

                        （2）将驱动方程带入相应的触发器的特性方程中，得到每个触发器的状态方程，从而得到整个时序电路的状态方程组；

                        （3）最后根据电路中的组合逻辑关系，可以得到整个时序电路的输出方程（组）。

                注意：若已知下图中的状态转换表（图），可根据组合逻辑的方式（公式法或卡诺图）得出时序电路的输出方程+状态方程，然后根据相应触发器的特性方程的形式由状态方程反推出激励方程，此时即可画出（描述出）电路图（直接verilog描述或状态机）。

                        举例：时序逻辑电路的分析与设计。

     2、描述时序逻辑电路全部状态转换过程

• 状态转换表

        需要时序电路的一组初态，以及完整的驱动方程的时序逻辑，然后带入到3个方程组中求值。将得到的新的状态继续带入，根据时序逻辑将整个状态转换过程全部求出（注意状态的完整性）。

        注意：不要把CLK信号当做输入逻辑变量，它只是控制触发器状态转换的操作信号。

• 状态转换图

        以圆圈表示电路的各个状态，以箭头表示状态的转换方向。同时在箭头旁注明状态转换前的输入信号取值和输出值。

        eg：

• 状态机流程图（SM图） 

        SM图表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出，可以理解为状态转换图的按时钟信号顺序展开。

        SM图包含三种图形符号：状态框、判断框和条件输出框，如下图所示：

        状态框的状态名称和编码都是唯一（不同）的。框内列出此状态下等于1的输出逻辑变量，且输出变量只与电路的状态有关，一定是Moore型输出 。

        判断框又称条件分支框，接在状态框的出口。框内标注的是判断条件，可以是一个逻辑变量、一个乘积项或者一个逻辑式。

        条件输出列表接在判断框的出口，框内标注输出变量。当所接判断框出口的条件满足时，框内输出变量等于1，否则等于0。

        一个时序电路的SM图由若干个SM模块组成。每个模块所表示的内容相当于状态转换图中一个状态所表示的内容，包含一个状态框、若干个判断框和条件输出框。

• 时序图

        在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图。