HDL中的常用约束

1.    保持约束

1.1    keep

    保持线网约束

    格式：(* KEEP = "{TURE | FALSE}" * )

    //上述约束会作用于紧随其后定义的线网

    eg：（* KEEP = "TURE" *）

    wire    clk50MHz;

1.2    keep_hierarchy

    保持层级结构。

    eg:三模冗余

2.    乘法器的相关约束

2.1    use_dsp48

    使用use_dsp48这个约束语法，就可以不用通过调用IP核这样一个繁琐的步骤来完成。

    格式：（*use_dsp48 = "{auto|yes|no}" *）

    //上述约束会作用于紧随其后调用的尸体、模块或信号。

    eg：

2.2    mult_style

略（不太清楚）