Complex Digital Hardware Design学习笔记(四)——SERDES IP

图1
SERDES是“Serializer（串行器）/Deserializer（解串器）”的缩写。SERDES（串行器/解串器）信号是一种用于高速数据传输的信号处理技术。它通过将并行数据转换为串行数据以减少所需的传输引脚数量，从而提高带宽效率，同时在接收端再将串行数据转换回并行形式。让我们先思考一个问题，并行通信中数据是如何传输的？

并行通信中数据是如何传输的？

并行通信中数据传输的详细过程和原理：

1. 并行接口：并行通信通常使用专门的接口（如并行端口）进行数据传输。每个数据位都有独立的传输通道，这样可以同时发送多个数据位。

2. 数据输入：外设（如计算机、打印机等）将数据发送到“数据输入线”，并通过特殊的控制信号（如“输入数据准备好”状态线）通知并行接口准备接收数据。

3. 数据锁存：并行接口中的输入缓冲器会锁存接收到的数据。当缓冲器满时，接口会通过“数据输入回答”线通知外设，停止继续发送数据。

4. 同步与时钟信号：为了确保发送和接收双方能够准确识别数据，通常使用时钟线同步数据传输。这意味着在数据传输的过程中，会有一个时钟信号来协调各个数据位的发送和接收。

5. 传输速率：由于并行通信中所有数据位是同时传输的，因此其传输速率通常高于串行通信。常见的应用场合包括计算机内部部件之间的通讯（如CPU与内存之间）以及打印机等外设的连接。

6. 局限性：虽然并行通信在短距离内具有较高的传输速度，但其复杂性和成本相对较高，并且在长距离传输中容易受到干扰。并行传输想要提升速度的方法只有，a.更多的平行通道；b.更快的时钟。更多的通道使得设计更加复杂，更快的时钟更容易崩溃。 因此，现代通信系统中，尤其是在大带宽需求的情况下，串行通信技术（如SerDes）逐渐取代了并行通信。

如图1所示，把时钟嵌入数据中，发送端将时钟和数据一起编码，接收端分别提取时钟和数据，时钟用于数据采样。SERDES表示序列化器和反序列化器。它们用于通过电差分对以每秒数千兆比特的速度传输数据。它们也被称为多千兆串行收发器，或简称收发器。它是一个带有模拟和数字电路的硅硬IP核，内置在许多现代ASIC芯片中。它的目的是通过传输序列化和编码数据的两个差分对与另一个设备（点对点）进行通信。在点对点总线的每个方向上使用一个差分对。更高带宽的SERDES接口有多个SERDES通道——一个通道由一个发送差分和一个接收差分组成。

SERDES 信号

关键概念

• SERDES（串行器/解串器）：一种用于将并行数据转换为串行数据的技术，反之亦然，从而实现通过更少的线路进行高速通信。
• 嵌入时钟：一种机制，将时钟信号嵌入到数据流中，允许发射器和接收器之间在不需要单独时钟线的情况下进行同步。
• 时钟数据恢复（CDR）：接收器从输入数据流中提取定时信息的技术。

信号特性

• 差分信号传输：利用一对信号的相反极性来减少噪声，提高信号完整性。
• CML（电流模式逻辑）：在SERDES接口中使用的一种差分信号传输方式，通常采用AC耦合以消除直流偏置。
• 电容值：标准连接通常约为100nF，对于某些应用（如PCIe），可增加至220nF。

通信协议

• 多层协议：与简单协议（如PMBUS、I2C）不同，SERDES通信采用分层协议结构（例如，以太网有4-7层）。
• 数据包大小：能够传输从100字节到10,000字节的大型数据包，而传统协议通常涉及较小的事务。

链路架构

• 点对点链路：每个设备（ASIC）直接连接到另一个设备，而不是采用多重连接配置。
• 通道配置：SERDES链路可以具有多个通道（例如，x1、x8），其中每个通道由一个TX和RX差分对组成。

数据传输过程