SerDes interface参考设计_SERDES的简介（2）

最新推荐文章于 2024-08-15 13:36:02 发布
最新推荐文章于 2024-08-15 13:36:02 发布
阅读量7.1k 收藏 24
点赞数 3
分类专栏： SerDes 文章标签： serdes CDR 8B10B编码 fpga 京微雅格国产FPGA 国产FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yijingjijng/article/details/48023551
版权
本文介绍了SerDes的基本结构和类型，如并行时钟、8B10B编码、嵌入式时钟和位交错SerDes。重点讨论了8B10B编码SerDes，指出其在高速通信中的优势。同时，概述了国内外SerDes技术的研究现状，强调了产品集成化和高速化的趋势，并列举了国内高校在SerDes领域的研究成果。
摘要由CSDN通过智能技术生成

2   SERDES的简介

2.1   SERDES结构简介

SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。这种点对点的通信技术可以提升信号的传输速度，并且降低通信成本。

SerDes 结构大致可以分为四类：

并行时钟SerDes：将并行宽总线串行化为多个差分信号对，传送与数据并联的时钟，容易实现。


8B/10B 编码SerDes：将每个数据字节映射到10bit代码，然后将其串行化为单一信号对。10位代码是这样定义的：为接收器时钟恢复提供足够的转换，并且保证直流平衡（即发送相等数量的‘1’和‘0’）。这些属性使8B/10BSerDes 能够在有损耗的互连和光纤传输中以

最低0.47元/天 解锁文章
yijingjing17
关注
专栏目录
SerDes interface参考设计_设计简介（1）
yijingjijng的博客
08-27 5670
目前市场上可见的产品基本都是国外公司的产品。2008 年 9 月，德州仪器公司发布了一款可实现速度达 30Gbps 双向点对点数据传输速率的四通道 SerDes 芯片 TLK3134，该芯片集成时钟抖动清除器，支持每串行通道 600Mbps 至 3.75Gbps的宽泛数据带宽，可以灵活地配置为 XAUI 或 10G FC 收发器。而另一家为通信、工业和消费类等应用领域提供模拟接口器件的厂商Avag
SerDes interface参考设计_程序优化（8）
yijingjijng的博客
08-27 2634
8    程序优化 在测试中，对timing的报告进行分析，发现制约传输速率的因素并非IO接口的速率，在LVDS接口中，IO可以跑到800Mhz，而是内部的逻辑时序跑不上去了，而制约速度的来源主要为两个地方，分别为接受部分的r_check模块、S2p_10bit模块。 在没有进行优化前，timing的报告如下： S2p_10bit模块：对时钟进行恢复，并将串行数据转换
SerDes的原理解析
最新发布
mochenbaobei的博客
08-15 1334
首先我们要了解什么是SerDes，SerDes的应用场景又是什么呢？SerDes又有哪些常见的种类？做过FPGA的小伙伴想必都知道串口，与并行传输技术相比，串行传输技术的引脚数量少、扩展能力强、采 用点对点的连接方式，而且能提供比并行传输更高带宽，而SerDes的主要作用就是把并行数据转化成为串行数据，或者将串行数据转化为并行数据的“器件。
干货丨飞凌基于LS1046A&LS1028A平台的SerDes设计方案
congcongzia的博客
10-29 428
目前我们已经发布了NXP的QorIQLS架构系列的几款平台，包含LS1046A、LS1043A、LS1028A、LS1012A。这几款平台都原生支持网口、PCIE、SATA等高速接口协议，很多用户在产品选型和方案设计之初，对于硬件接口资源分配不熟悉，不遵守芯片规范使用导致项目出现问题，造成了严重损失。 本期我们就此系列平台的SerDes资源分配做一篇文章。 LS系列产品的资源不可为不丰富，其中最让人头晕的当属于SerDes协议。百度百科这样解释，SERDES是英文SERializer(串..
SerDes interface参考设计_CDR设计（5）
cy413026的博客
02-27 5529
CDR一直是比较热门的研究方向，现在比较主流的方法有接收端输入数据和本地时钟的关系将其进行分类。常见的 CDR 拓扑结构可以分为如下的三大类：（1）采用反馈相位跟踪结构。如 PLL，DLL（Delay Locked Loop，延迟锁相环），PI（Phase Interpolator，相位插值器）和 IL（Injection Locked，注入锁定）结构的 CDR。（2）无反馈的基于过采样（Oversampling）结构的 CDR。（3）采用相位同步但没有相位跟踪环路的 CDR，如基于门控振荡器[（Gated
LVDS SerDes 设计
baidu_34971492的博客
10-22 1349
LVDS概述LVDS (Low Voltage Differential Signaling）是一种小振幅差分信号技术，它使用非常低的幅度信号(250mV~450mv）通过一对平行的 P...
SerDes interface参考设计_接口结构（3）
yijingjijng的博客
08-27 5114
3    接口结构图         一个典型的 8b/10b SerDes 结构如图所示，在发送端，它通常包括 8b/10b编码器，并串转换器，锁相环（PLL）频率合成器和发送器，在接收端，包括 8b/10b解码器，Comma 检测器，串并转换器，时钟数据恢复器（CDR）和接收器。8b/10b编码器用于将从上层协议芯片发送过来的字节信号映射成直流平衡的 10 位8b/10b 编码，
SerDes interface参考设计_设计功能模块（6）
yijingjijng的博客
08-27 2271
6   设计功能模块            设计的结构如上图所示，包括发送模块与接收模块，发送模块包括9位输入寄存器、8b/10b编码器、并串转换。接收模块包括：输出寄存器、8b/10b解码器、comma检测器、串并转换模块、CDR。     在实际的程序设计中，其程序的结构如图所示：
SERDES接口电路设计
07-13
串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或SERDES （串化器/ 解串器）所取代。起初， SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDES 的FPGA 器件系列，但多见于高端FPGA芯片中，而且价格昂贵。
理解SerDes
10-28
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么可以没有传输时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的, 由于水平有限,一定有不够准确的地方,希望对刚开始接触SerDes的工程师有所帮助。
【电路设计】SERDES与pcie
数字人生
02-21 3245
明确通信接口需要达到什么样的数据速率、信号完整性以及系统中各个部件的互相作用。2.
【学习笔记】Serdes中的高速接口设计
qq_36045093的博客
02-26 1533
深入了解信号与信道的交互方式，及其带宽限制特性对信号产生的影响在频域和时域的体现。据此结合信道的衰减特性，确定设计目标参数，以及指导接口电路的设计和信道仿真模型的选取。 2) 针对性地研究了几种带宽拓展技术和均衡技术，对其电路特性和应用条件进行了分析和比较。为本文特定工艺条件下的高速收发器的设计提供了技术支持。 3) 根据 0.13μm CMOS 工艺的具体条件，在发射端中采用了前馈源极跟随器和后馈源极跟随器，以及具有阻抗匹配和电感峰化的CML（电流模）驱动器。在接收器中，采用了具有电感峰化和电
SerDes 基础详解
weixin_45365488的博客
12-29 6334
SerDes怎么可以没有传输时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？本篇从一个SerDes用户的角度来理解SerDes技术。
SerDes 技术是串行通信技术
非正经研究生的猪圈
03-01 1056
随着电子行业技术的发展，特别是在传输接口的发展上，IEEE1284被 USB 接口取代，PATA被 SATA 取代，PCI被 PCI-Express 所取代，无一不证明了传统并行接口的速度已经达到一个瓶颈了，取而代之的是速度更快的串行接口，于是原本用于光纤通信的SerDes 技术成为了为高速串行接口的主流。串行接口主要应用了差分信号传输技术，具有功耗低、抗干扰强，速度快的特点，理论上串行接口的最高...
【设计经验】4、SERDES关键技术总结
weixin_30257433的博客
12-16 3460
一、SERDES介绍 随着大数据的兴起以及信息技术的快速发展，数据传输对总线带宽的要求越来越高，并行传输技术的发展受到了时序同步困难、信号偏移严重，抗干扰能力弱以及设计复杂度高等一系列问题的阻碍。与并行传输技术相比，串行传输技术的引脚数量少、扩展能力强、采用点对点的连接方式，而且能提供比并行传输更高带宽，因此现已广泛用于嵌入式高速传输领域。 　　Xilinx公司的许多FPGA已经...
SerDes介绍
filthyfrank的博客
01-09 742
前面说过，频域上讲，FFE相当于一个高通滤波器，调节滤波器的系数可以改变滤波器的频响，以补偿不同的信道特性，一般可以动态配置。最开始的高速信号传输效率提升，一定是从在同样的时钟频率下，多加数据线的来实现的，这就是并行信号，比如以前的DDR（之所以说以前的，是因为DDR5已经在增加一些串行技术进去了），MII，GMII ，等；一般来说Serdes相关的高速信号问题，都归类到信号完整性，但是传统的信号完整性的知识讲的又都是偏重电路设计，而我们今天要说的重点可能在发送和接收端的均衡技术，更偏重现在的应用。
SerDes系列之电路技术概述
一只豌豆象的博客
05-16 1380
本文以概述的形式，陈述了SerDes电路设计中的关键技术元素，让读者了解这些基本概念的同时，也为后续的系列文章进行铺垫。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值