SerDes interface参考设计_设计简介（1）

         目前市场上可见的产品基本都是国外公司的产品。2008 年 9 月，德州仪器公司发布了一款可实现速度达 30Gbps 双向点对点数据传输速率的四通道 SerDes 芯片 TLK3134，该芯片集成时钟抖动清除器，支持每串行通道 600Mbps 至 3.75Gbps的宽泛数据带宽，可以灵活地配置为 XAUI 或 10G FC 收发器。而另一家为通信、工业和消费类等应用领域提供模拟接口器件的厂商Avago Technologies 在 2009年宣布在 40nm CMOS工艺上实现 25Gbps SerDes，而其在 2007 年发布的基于65nm CMOS 工艺的 17Gbps SerDes，每条通道的工作速率高达 12.5 Gbps，截止 2009 年底，Avago Technologies 的 SerDes 产品的出货量已到达 9500 万通道。除了性能优异的独立 SerDes 芯片，市场上还有大量 SerDes IP 核产品。

      随着光纤在通信中的应用，信道可以承载的通信速率已经可以达到GHz，从而使得接收端的接收速率成为限制通信速率的主要瓶颈。因此高速时钟数据恢复电路的研究是目前通信领域的研究热点。目前时钟数据恢复电路主要是模拟IC和数字IC，其频率已经可以达到几十GHz。而由于FPGA器件的可编程性、低成本、短的设计周期以及越来越大的容量和速度，在数字领域的应用逐渐有替代数字IC的趋势，已经广泛作为数字系统的控制核心。

      三大 FPGA生产厂商都在自己的高端 FPGA 中集成了 SerDes 硬核，Lattice 公司于 2009 年 3月推出内嵌 SerDes 的 FPGA 产品，该产品工作于3.2Gbps 的速率时，每个通道功耗额定为90mW。Xilinx 公司开发的 SerDes 收发器 IP 核 Rocket IOTM，也被广泛地用于其高端FPGA中&#