Verilog 程序输出0 1 2 3 3 2 1 0 0 1 2 3 3 2 1 0.....

最新推荐文章于 2024-08-23 02:54:03 发布

芯之呼吸

最新推荐文章于 2024-08-23 02:54:03 发布

阅读量2.1k

点赞数 1

分类专栏： HDL

本文链接：https://blog.csdn.net/LovingDuo/article/details/68941273

版权

HDL 专栏收录该内容

12 篇文章 1 订阅

订阅专栏

module shixisheng(
    input clk,
    output [2:0] data,
    input rst
    );

    reg isNeg; //1 increase ;0 downto
    reg [2:0]rData;
    always@(posedge clk or negedge rst)
        if(!rst)
            begin
                isNeg<=1'b1;
                rData<=3'd0;
            end
        else
            if(isNeg)
                begin

                  if(rData==3'd3)
                    begin
                    isNeg<=~isNeg;
                    rData<=3'd3;
                    end
                 else
                    rData<=rData+1'b1;
                end
            else
                begin

                    if(rData==3'd0)
                        begin
                        isNeg<=~isNeg;
                        rData<=3'd0;
                        end
                    else
                        rData<=rData-1'b1;
                end
assign data=rData;

endmodule