目录 Verilog 仿真激励 1. 激励的基本原理 2. Verilog 中的激励生成方法 2.1 初始块 (initial) 示例:使用 initial 块生成激励 2.2 循环 (repeat / for) 示例:使用循环生成激励 2.3 时序控制 (#) 示例:使用 # 控制时序 2.4 使用 repeat 和 fork/join 并行处理