学习Verilog笔记 1、编译通过Processing > start > Analysis & Elaboration 2、Tools > Netlist viewer > RTL viewer 3、选中相应的symbol上,点击上面的“→”箭头,可以看到原始的由门和触发器搭建的电路图。