使用Quartus II9.0验证74138译码器

最新推荐文章于 2023-12-17 21:15:16 发布
最新推荐文章于 2023-12-17 21:15:16 发布
阅读量5.1k 收藏 27
点赞数 4
文章标签： Quartue II9.0
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Python_banana/article/details/102565772
版权

使用Quartus II9.0验证74138译码器

验证74138译码器

在建立一个project后先建立一个Block Diagram工程
首先建立一个project后先建立一个Block Diagram文件

即创建一个BDF文件，双击BDF空白处，添加组件符号。
在这里插入图片描述
然后编译后创建一个vwf文件，在vwf文件中， 双击name下空白处，点击node finder然后对其添加 输入，输出管脚，下一步进行设置输入值。
在这里插入图片描述
利用左侧工具或者双击输入波形设置输入值在这里插入图片描述
例如设置成如图所示
在这里插入图片描述
点击编译后最后仿真完成验证74138译码器
在这里插入图片描述
从上图中可以看到， 仿真结果和74138的数据手册描述一致，并且输出信号中存在着组合逻辑的竞争与冒险

Python_banana
关注
  • 4
    点赞
  • 踩
  • 27
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
数电实验流水灯（东南大学）
01-24
数电实验流水灯（东南大学）
Quartus-II-9.0-使用初级教程.doc
06-21
在编写代码时，以VHDL为例，我们可以编写一个3-8译码器的描述，定义输入输出信号，并使用“with select”语句实现逻辑功能。完成后记得保存源文件。 语法检查是验证代码是否符合VHDL标准的重要步骤。点击工具栏的...
用quartes 仿真74138译码器
74138
03-23 1万+
第一次写博客  第一次FPGA仿真废话不多说，直接开始。安装完之后有两个，一个32，一个64，当初觉得64比较好，选了64新建第一个工程file ---new project--文件路径，工程名字，什么插件，选芯片，finish   结束了新建文件 然后就是很多网格，点两下，出来往里面添加什么东西，在这个目录下找到74138，然后ok，选择一个区域放74138.。然后添加INPUT和output，...
【Quartus | verilog 系列】实现 3-8译码器
m0_51956878的博客
11-23 4236
如何使用quartus创建工程
Quartus Prime18.0+Modelsim:3-8译码器
hr_kunyiqingnian的博客
03-30 1226
代码和测试代码
【FPGA】QuartusII13.0实现组合逻辑 3/8 译码器
徐腾腾的博客
06-03 1万+
目的：通过实现 3/8 译码器，记录一下FPGA开发的基本步骤 1.代码编写 module decoder3_8 ( input wire in1 , //输入信号 in1 input wire in2 , //输入信号 in2 input wire in3 , //输入信号 in3 output reg [7:0] out //输出信号 out ); //out:根据 3 个输入信号选择输出对应的 8bit out 信号 always@(*) //使用"{}"位拼接符将 3 个 1bit 数据按照.
Quartus_II_9.0_使用初级教程
03-05
接下来，我们将详细介绍Quartus II 9.0软件的基本使用方法，帮助用户快速熟悉并掌握这款强大的设计工具。 首先，用户打开Quartus II软件后，会看到菜单栏、快捷工具栏、资源管理窗口、编译及综合进度栏和工作区信息...
数字逻辑课程设计--数字钟的设计（quartus ii）（对应博客）
06-07
你需要为每个时间单元（时、分、秒）设计相应的译码器，将二进制数值转化为对应的七段显示码。 6. **Quartus II使用教程**：在Quartus II中，你需要创建项目，导入源代码，进行编译和仿真。学会使用波形仿真器来...
用文本输入法设计7段数码显示译码器 EDA实验报告.pdf
04-05
实验的主要目标是通过文本输入法设计7段数码显示译码器，这是一项综合性的EDA（电子设计自动化）实验，涉及到逻辑电路设计、Quartus II软件的使用、多级电路设计、仿真以及硬件测试等多个方面。其目的是使学生熟悉...
西工大数电实验二Quartus II入门
05-23
西工大数电实验 实验二Quartus II入门.pdf
EDA（Quartus II）——数码显示译码器设计
热门推荐
楠潼的博客
01-29 2万+
实验目的： 1、熟悉QuartusⅡ软件的使用方法，掌握EDA流程； 2、掌握基本组合逻辑电路的设计方法； 3、学会数码显示译码器设计，为复杂的数字系统设计打基础。 预习要求： 1、掌握FPGA的EDA设计流程（文本输入）； 2、掌握VerilogHDL程序基本结构，always@过程语句、case语句的使用； 3、掌握数码显示译码器的设计原理。 实验讲解与练习： 1、4选1的多路选择器源程序： module mux41_a(a,b,c,d,s0,s1,y); input a,b,c,
FPGA学习--Quartus Ⅱ实现3-8译码器设计
m0_74460671的博客
10-14 5156
1、点击File中的New Project Wizard，新建一个工程2、出现如下图所示的界面，直接点击Next，不需要其他操作3、点击Next之后，出现以下界面，其中第一栏为工程路径，第二栏为工程名，这次实现的为38译码器，工程名为decoder3-8。第三栏为顶层名，一般在写了第二栏之后第三栏会自动与第二栏保持一致。全部弄好之后点击Next4、这个是添加设计代码的地方，不用管它，直接点击Next5、这个页面主要是选择开发芯片型号，而我们只需要仿真，所以直接点Next就行。
quartus仿真11：74138译码
Never Give Up
10-04 4858
译码器对具有特定含义的输入代码进行翻译 输入端n，输出端2^n，使能端 二进制译码器 二-十进制译码器 数字显示译码器 译码器74138实现全减器的功能 简单讲讲功能电路仿真过程（我从一本书上学来的方法） Simulation mode|Functional 一定要点生成网表 数据设置选择Count Value|Time，修改Multipied By的数值为4和2和1 用两块74138实现逻辑函数F=m(2,4,6,8,10,12,13)，A作为控制变量，BCD作为输入 仿真波.
quartus仿真23：3-8线译码器74138的简单应用
Never Give Up
10-17 7327
存储器寻址 若干8KB的的存储器，实现64KB内存空间，完成寻址电路的设计 1KB=1024=2^10 8KB=8*1KB=2^13 64KB=8*8KB=2^16 总共需要16位地址码，存储器使能端连接到3-8译码器的8个输出端，13位地址码A12~A0完成存储器的寻址 实现逻辑函数F=AB+AC+BC 转换为最小项表达式F=m3+m5+m6+m7，利用德摩根律进行转换，将3，5，6，7端口接在一起进行与非 ...
硬件描述测试软件库中74138,杭电数电实验课内题设计答案.docx
weixin_33239386的博客
07-22 1060
杭电数电实验课内题设计答案.docx数字逻辑电路 课内仿真实验 第六章 QuartusII 原理图设计初步 一、 实验目的 初步了解学习使用 Quartus软件进行电路自动化设计。 二、 实验仪器 Quartus软件。 三、 实验内容 6-1 用 Quartus库中的宏功能模块 74138 和与非门实现指定逻辑函数 按照 6.3 节和 6.4 节的流程，使用 Quartus完整图 6-2 电路的设...
利用74LS138实现4-16译码器，并在QuartusⅡ上进行仿真
weixin_43478836的博客
10-24 2万+
一.74LS138芯片基本功能介绍 在数字集成电路的早期时代， 对于一些常用的小型逻辑， 比如3-8 译码器 会被集成进一颗芯片， 例如74138芯片就是一颗实现3-8译码器的常用组合逻辑芯片。 下图分别是74138芯片的管脚定义、真值表以及内部逻辑结构 二.利用74LS138实现4-16译码器 设计要求： · 用2片3-8 译码器拼接成4-16 译码器 · 仿真验证电路的正确性 · 注意观察...
3线8线译码器74LS138设计VHDL代码74138
diaojiangxue的博客
10-31 1585
名称：3线8线译码器74LS138设计（代码在文末付费下载）软件：QuartusII语言：VHDL代码功能：3线8线译码器74LS138的设计使用VHDL代码74138演示视频：FPGA代码Verilog/VHDL代码资源下载网：www.hdlcode.com部分代码展示LIBRARY ieee;FPGA代码Verilog/VHDL代码资源下载网：www.hdlcode.com。名称：3线8线译码器74LS138设计。3线8线译码器74LS138的设计。5.仿真程序（testbench）
Quartus和ModelSim软件的使用（3-8译码器）
最新发布
weixin_74345079的博客
12-17 563
该软件是Altera公司推出的综合性CPLD/FPGA开发软件，软件支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II 9.0 安装与2:4译码器设计教程
在接下来的实验内容中，会引导用户利用Quartus II的原理图设计功能，例如设计一个2:4译码器。原理图设计是电路设计的基础，它允许用户直观地绘制电路元件并连接它们，形成所需的逻辑功能。用户会学习如何添加元件库...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值