超级会员免费看
本文介绍了如何使用Verilog在Vivado 2018中实现JESD204B协议。设计涵盖了通过IP核及自定义源代码两种方法，并展示了仿真结果。提供了一个包含参数化的顶层模块示例代码，以及付费下载链接。
本设计实现JESD204B协议。
实现这个协议有两种方法：
1、可以通过调用IP核的形式实现。
2、通过官网datasheet的源程序进行实现。
本工程使用vivado2018仿真JESD204B协议，用verilog编写，最后仿真图如下图所示：
顶层模块设计：
module top #(
parameter DATA_WIDTH = 8,
parameter LANES = 4, // Number of lanes in the link
parameter CONVERTERS = 8, // Number of converters
parameter RESOLUTION = 11, // Converter resolution
parameter CONTROL = 2, // Number of control bit
parameter SAMPLE_SIZE = 16, // Number of bits per sample
parameter SAMPLES = 1 // Number of samples per frame
) (
input clock,
input re
订阅专栏 解锁全文
扫一扫
5525
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
