Nexys4DDR的DDR2读写操作例程详解

最新推荐文章于 2023-08-09 10:22:04 发布

芯作者

最新推荐文章于 2023-08-09 10:22:04 发布

阅读量846

点赞数 1

分类专栏： D1：verilog设计 D1：Nexys4 DDR设计

本文链接：https://blog.csdn.net/QQ_778132974/article/details/112171579

版权

D1：verilog设计同时被 2 个专栏收录

115 篇文章 979 订阅 ¥29.90 ¥99.00

订阅专栏

超级会员免费看

D1：Nexys4 DDR设计

13 篇文章 109 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了如何在Vivado环境下，使用Verilog语言实现Nexys 4 DDR FPGA板上的DDR2 SDRAM的读写操作。通过四个开关进行配置，其中开关3为复位，开关2选择地址，开关1和0选择数据。程序经过了上板验证，读写数据可由数码管显示。DDR2的学习仍在进行中。

摘要由CSDN通过智能技术生成

本文在vivado下进行，已经上板验证，使用verilog语言。

//*****************************************************************************
// Author           : qq778132974
// Application       : MIG v2.4
// Filename           : example_top.v
// Date Created       : 2021.01.04
//
// Device           : 7 Series (Nexys 4 DDR)
// Design Name       : DDR2 SDRAM
// Purpose           : A demo of DDR2's read and write
//*****************************************************************************

`timescale 1ps/1ps

module example_top (
   // system signals
   input                   sys_rst,
   input                   sys_clk_i,
   // application signals
   input [15:0]