本文使用FPGA实现跳舞机。使用verilog语言实现,在ISE下创建的工程。
功能如下:
本设计中输入为上下左右4个按键,输出有数码管和LED灯。
通过对上下左右的按键正确,数码管和LED灯有相应的显示。
下面是在ISE下的工程截图:
Initial: //程序初始化
lw r3,0(r0); //r3=F0000000,数据存储器预设
lw r20,c(r0) //r20=54,用于最后判断胜利的指令数目,
本文使用FPGA实现跳舞机。使用verilog语言实现,在ISE下创建的工程。
功能如下:
本设计中输入为上下左右4个按键,输出有数码管和LED灯。
通过对上下左右的按键正确,数码管和LED灯有相应的显示。
下面是在ISE下的工程截图:
Initial: //程序初始化
lw r3,0(r0); //r3=F0000000,数据存储器预设
lw r20,c(r0) //r20=54,用于最后判断胜利的指令数目,