【Verilog基础】【总线协议】AXI、AHB、APB总线对比

已于 2023-07-10 17:30:45 修改
阅读量4.5k 收藏 43
点赞数 3
分类专栏： # Verilog基础(含数电基础) 文章标签： fpga开发 数字IC 校招
于 2022-07-12 11:35:31 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ReCclay/article/details/125739363
版权

文章目录

它们三个总线的特性对比可以从以下几个方面考量：

  • APB、AHB、AXI速度依次提高
  • APB最大总线宽度32、AHB最大总线宽度256、AXI最大总线宽度1024；但三者的地址宽度都为32
  • AXI传输速度快：5个通道相互独立；且支持outstanding乱序传输；AHB只有3个通道。
  • AXI还支持读写并行操作，其他的AHB和APB都不可以。
  • AXI和AHB还支持流水操作，APB不可以。APB传输固定两个时钟周期（IDLE、SETUP、ENABLE）
  • AXI和AHB还支持多主/从设备，且有仲裁机制；而APB只有单主/从设备，无仲裁机制。

常考面试题：APB、AXI、AHB介绍

APB主要用在低速且低功率的外围，可针对外围设备作功率消耗及复杂接口的最佳化。APB在AHB和低带宽的外围设备之间提供了通信的桥梁，所以APB是AHB或ASB的二级拓展总线。

AHB主要是针对高效率、高频宽及快速系统模块所设计的总线，它可以连接如微处理器、芯片上或芯片外的内存模块和DMA等高效率模块。

AXI：高速度、高带宽，管道化互联，单向通道，只需要首地址，读写并行，支持乱序，支持非对齐操作，有效支持初始延迟较高的外设，连线非常多。

常考面试题：AXI比AHB速度更快的原因

  • 1、AXI和A
了解本专栏 订阅专栏 解锁全文
ReCclay
关注
  • 3
    点赞
  • 踩
  • 43
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
【AXI4 verilog】手把手带你撸AXI代码（四、AXI4接口的RAM设计）
helloworld573的博客
09-17 5619
说明：1、本代码为原创设计，仅供学习使用。2、从这篇开始，这个专栏将正式进入到RTL设计阶段。3、这篇文章过后还会有 AXI-lite，Xilinx AXI主机等代码的分析，供大家学习参考。
【AMBA、AHB、APB、AXI总线介绍及对比】
wzq1006504的博客
04-06 1699
例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。提示：以下是本篇文章正文内容，下面案例可供参考什么是AMBA？现如今，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SoC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。因而，业界出现了很多片上总线标准，AMBA是其中之一。
AHB与APB总线介绍
最新发布
m0_60503814的博客
05-27 1595
介绍AHB与APB，芯片中的总线作用
APB/AHB/AXI总线介绍和理解
a2591748032的博客
07-16 3738
APB/AHB/AXI总线介绍和理解
AHB总线和axi总线的联系和区别
热门推荐
haohaojian的专栏
12-22 1万+
1. AHB是先进的高性能总线，AXI是先进的可扩展接口。 2.高级高性能总线是单通道总线时，高级可扩展 接口是一个多通道总线。 3.在AHB中，每个总线主站将连接到一个单通道共享总线。 另一方面， AXI中的总线主机将连接到读数据通道，读地址通道，写数据 通道，写地址通道和写响应通道。 4. AHB也是一个共享总线，而AXI是一个读写优化总线。 5.AHB中的总线延迟低于AXI。
ahb和axi协议区别
m0_71354184的博客
02-28 504
ahb和axi协议区别
AHB、AXI、APB分类
Bradji的博客
11-02 3397
AMBA（Advanced Microcontroller Bus Architecture，高级微控制器总线结构）定义了嵌入式微处理器的通信标准，可以将RISC系列处理器集成在FPGA,ASIC的集成环境当中用于构建SOC系统，是ARM公司提出的开放性的片上总线标准，它是用来连接芯片内核和集成环境当中其他元件的连接线，并非芯片或者SOC与外部连接的接口，其具有高速度低功耗等特点。 根据AMBA总线的发展主要分为以下总线协议： AHB ASB APB A...
笔记——传说中的AMBA总线是什么？AHB、AXI、APB的区别与联系
yh13572438258的博客
11-04 3002
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、pandas是什么？ 二、使用步骤 1.引入库 2.读入数据 总结 前言 AHB增量burstnull地址每一拍都会给，实际快速传输响应的比如一拍传输只关心是不是NONSEQ和SEQ。 AXI增量burst传输只需要给首地址就能继续后续传输。 提示：以下是本篇文章正文内容，下面案例可供参考 一、pandas是什么？ 示例：pandas 是基于NumPy 的一种工具，该工具是为了解
AHB-AXI-APB-ARM-AMBA 代码实现 Verilog程序
10-13
AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 ...
axi-ahb-apb-bridge.rar
08-30
`axi-ahb-apb-bridge.rar`这个压缩包文件包含了关于这三种总线协议间转换接口的Verilog语言实现，这对于理解和设计SoC中的总线互连至关重要。 1. **AXI总线**：AXI是由ARM公司提出的高性能、高带宽的总线接口标准，...
AMBA总线规范_中文版_V2.0.zip_amba中文_broughtsj2_verilog_协议_总线
07-15
APB协议相对简单，降低了功耗，但传输速率较低，适用于不需要高性能传输的场景。 "broughtsj2"可能指的是一个特定的项目或开发者，它可能在实现AMBA协议的Verilog模型或者使用AMBA协议进行系统设计。Verilog是一种...
testapbuart_uart_apb_verilog_Apb_
10-01
APB总线是ARM公司提出的一种低带宽外围设备接口，它从主系统总线（如AHB或AXI）分离出来，降低了主总线的负载，提高了系统的效率。APB总线包括地址线、数据线、控制信号和响应信号等，允许外设与处理器进行半双工...
总线转接桥
06-21
标题中的“总线转接桥”提及了几个关键的总线协议，包括AXI（Advanced eXtensible Interface）、AHB（Advanced High-performance Bus）和APB（Advanced Peripheral Bus）。这些是嵌入式系统中常见的总线接口标准，...
AMBA、AHB、APB、AXI总线介绍及对比
luoganttcc的博客
12-21 1737
AMBA (Advanced Microcontroller Bus Architecture) 高级微处理器总线架构定义了高性能嵌入式微控制器的通信标准，可以将RISC处理器（精简指令集处理器）集成在其他IP芯核和外设中，它是有效连接IP核的“数字胶”，并且是ARM复用策略的重要组件；它不是芯片与外设之间的接口，而是ARM内核与芯片上其他元件进行通信的接口。
Axi协议和verilog实现3-axi的verilog实现
m0_46407447的博客
12-14 2838
AXI协议及其verilog实现
Axi协议和verilog实现1-AXI总线和关键问题描述
m0_46407447的博客
12-08 4270
AXI协议及其verilog实现
AHB APB AXI总线对比
zyn1347806的博客
01-18 3040
AHB APB和AXI总线是在目前的SOC中经常用的总线结构，他们之间的差异主要有一下方面。 AHB主要是针对高效率、高频宽及快速系统模块所设计的总线，它可以连接如微处理器、芯片上或芯片外的内存模块和DMA等高效率模块。   APB主要用在低速且低功率的外围，可针对外围设备作功率消耗及复杂接口的最佳化。APB在AHB和低带宽的外围设备之间提供了通信的桥梁，所以APB是AHB或ASB的二级拓展总...
用verilog实现一个axi转apb的接口
04-01
以下是一个简单的AXI转APB接口的Verilog实现示例： ``` module axi_to_apb( input clk, input reset, input [31:0] axi_addr, input [31:0] axi_rdata, input axi_rvalid, input axi_rready, input [31:0] axi_wdata, input axi_wvalid, input axi_wready, output [31:0] apb_addr, output [31:0] apb_data, output apb_pwrite, output apb_psel, output apb_penable, output apb_pready ); // AXI to APB conversion logic reg [31:0] apb_addr_reg; reg [31:0] apb_data_reg; reg apb_pwrite_reg; reg apb_psel_reg; reg apb_penable_reg; reg apb_pready_reg; always @(posedge clk) begin if (reset) begin apb_addr_reg <= 32'b0; apb_data_reg <= 32'b0; apb_pwrite_reg <= 1'b0; apb_psel_reg <= 1'b0; apb_penable_reg <= 1'b0; apb_pready_reg <= 1'b0; end else begin if (axi_wvalid && axi_wready) begin apb_addr_reg <= axi_addr; apb_data_reg <= axi_wdata; apb_pwrite_reg <= 1'b1; apb_psel_reg <= 1'b1; apb_penable_reg <= 1'b1; end else if (axi_rvalid && axi_rready) begin apb_pwrite_reg <= 1'b0; apb_psel_reg <= 1'b1; apb_penable_reg <= 1'b1; end else begin apb_pwrite_reg <= 1'b0; apb_psel_reg <= 1'b0; apb_penable_reg <= 1'b0; end if (apb_pwrite_reg) begin apb_addr <= apb_addr_reg; apb_data <= apb_data_reg; end else begin apb_addr <= axi_addr; apb_data <= axi_rdata; end apb_pwrite <= apb_pwrite_reg; apb_psel <= apb_psel_reg; apb_penable <= apb_penable_reg; apb_pready_reg <= apb_pready; end end assign apb_pready = axi_wready && axi_rready; endmodule ``` 这个模块包括一个时钟和复位输入，以及AXI和APB接口的输入和输出。在模块中，我们使用一个always块来实现AXI到APB的转换逻辑。在每个时钟上升沿时，我们根据AXI接口的输入状态设置APB接口的输出状态。我们还使用一个assign语句计算APB接口的pready信号，该信号表示APB外设是否已经准备好接收数据。 请注意，这只是一个简单的示例，实际的AXI到APB接口可能需要更复杂的逻辑来处理不同的数据类型和操作。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值