【校招Verilog手撕代码】VL1、众数统计电路

ReCclay

已于 2022-08-18 08:45:59 修改

阅读量903

点赞数 1

CC 4.0 BY-SA版权

分类专栏： # 校招Verilog篇刷题（含面试手撕代码）文章标签： fpga开发校招

于 2022-08-03 18:00:11 首次发布

本文链接：https://blog.csdn.net/ReCclay/article/details/126141725

56 篇文章 ¥99.90 ¥299.90

订阅专栏

这篇博客介绍了如何使用Verilog进行FPGA开发，包括两个设计任务：一是统计8bit数据的直方图并实时显示最频繁出现的数字；二是设计一个众数识别电路，实现数值比较、求和及1数量奇偶性判断。通过具体的TestBench波形验证了设计的正确性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

题目一

统计连续8bit data_i的直方图，并实时输出当前出现次数最多的数字，如下图请写出详细代码。

在这里插入图片描述

module data_counter(
	input	wire		clk_i	,
	input 	wire		rst_n	,
	input	wire		vld_i	,
	input 	wire[7:0]	data_i	,
	
	output	reg

了解本专栏