模6计数器以及模10计数器（Verilog HDL语言设计）（Modelsim仿真与ISE综合）

最新推荐文章于 2025-04-16 12:51:14 发布
最新推荐文章于 2025-04-16 12:51:14 发布
阅读量4.7w 收藏 279
点赞数 40
分类专栏： Verilog/FPGA 实用总结区
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Reborn_Lee/article/details/81334385
版权

目录

前言

模6计数器

Verilog HDL语言描述

测试文件

仿真电路图

RTL Schematic

Technology Schematic

模10计数器

Verilog HDL语言描述

测试文件

仿真波形

RTL Schematic

Technology Schematic

前言

详细地了解这些简单的计数器并非毫无意义的，因为它是组成大型计数器的小模块，如果大型的计数器不太好理解，那么分解出来分别研究，不也是一种好的办法吗？

这篇博文的意义就在如此。我将仿真加综合去详细的认清楚这些小零件。

模6计数器

模6计数器比较关键的一点是从0开始计数，计数到5（0101）时，产生一个进位信号1（注意这个进位信号1可以由第0位与第2位的与来得到，这在设计电路中比较重要，下面会有体现），并且此时，计数状态清零。

Verilog HDL语言描述

最低0.47元/天 解锁文章
利用 74390 设计一个模 6 计数器，要求从 000 计数至 101，利用D触发器使其暂态的高电平清零信号延长而稳定
X131644的博客
11-25 1万+
任务 1：利用 74390 设计一个模 6 计数器，要求从 000 计数至 101，请用 Run Functional Simulation （功能仿真）和 Run Timing Simulation（时序仿真）对比观察计数结果，要求设计的电路在用时序仿 真观察时计数结果正确。 提示：由于 74390 为异步清零，若清零信号持续时间很短，可能会引起导致电路复位不可靠，计数出 现异常，所以需要设计电路将复位信号持续时间延长。可考虑采用 D 触发器设计复位信号延时电路。 思路:对比D触发器的状态方程,让D口恒接
模N计数器-计数+使能信号
weixin_43194246的博客
09-09 1256
// 模N，计数器位宽X module count( input clk, input rst_n, output cnt, output en); reg [X:0]cnt; reg en; always @(posedge clk or negedge rst_n) if(!rst_n) begin cnt <= X'b0; en <= 0; end else if(cnt == X'd(N-1)) begin cnt <= X'd0; en <= 1'b1; end else
模六十计数器
12-21
基于verilog的模六十技术器，用于basys2的开发
模60计数器（通过计数器级联得到）
05-19
下面描述的是一个模60计数器，该计数器通过将模10计数器和模6计数器级联的方式构成，每当模10计数器计数到1001时，模6计数器就会计数加1，直至计数到60时，即模6计数器到达0101、模10计数器到达1001时，计数状态又回到00000000，然后重新计数。
从零入门Verilog：数字电路设计的核心语言
最新发布
widder_的博客
04-16 1551
Verilog不仅是代码，更是硬件思维的体现。它要求开发者从并行的电路行为出发，而非线性的软件执行流程。掌握Verilog的核心语法和设计思想后，你可以尝试实现经典电路（如状态机、FIFO、UART），逐步迈向复杂的数字系统设计。
【FPGA & Verilog】模60计数器（原理图输⼊设计）
m0_51956878的博客
01-04 4578
【FPGA & Verilog】模60计数器（原理图输⼊设计）
模60计数器
12-15
数字钟的秒计数，在seg上显示，平台是xilinx14.5，板子是basys2
数字逻辑模6计数器D触发器实现电路
12-26
计数器
模10计数器
12-26
利用verilog HDL编写的模10计数器，使用DE0版，图文教程，绝对详细
简易十位计数器verilog HDL程序以及仿真下载
03-29
总结来说，“简易十位计数器verilog HDL程序以及仿真下载”涵盖了数字系统设计的基础知识，包括Verilog HDL编程、计数器的逻辑实现和仿真验证。这个主题不仅对学习数字逻辑和FPGA设计的人来说至关重要，而且也是理解...
级联模60计数器（Verilog HDL语言描述）（仿真与综合）
Reborn Lee
08-01 2万+
目录 前言 模60计数器 Verilog HDL语言描述 测试文件 仿真波形 RTL Schematic Technology Schematic 前言 看这篇文章前，推荐先看看模10计数器和模6计数器，因为模60计数器是由这两个计数器级联得到的。相关博文下面有说。 级联模60计数器由模6计数器和模10计数器组成，模10计数器计数到9，产生一个进位，这时模6计数器在使能信号有效...
模为十的计数器(verilog HDL)
03-29
无reset，无load的简单十位计数器的verilog HDL程序。希望对大家有所帮助
模24的8421BCD码计数器（Verilog HDL语言描述）（仿真与综合）
热门推荐
Reborn Lee
08-02 2万+
目录 前言 原理 Verilog HDL程序设计 测试代码 仿真波形图 ISE综合后 RTL Schematic Technology Schematic 前言 本博文用Verilog HDL语言描述模24的8421BCD码计数器，之后用Modelsim进行功能仿真，然后用ISE进行综合，看看综合出来的RTL级电路以及Technology Schematic是什么样子的，对于R...
数字时钟计数器(内含模60计数器以及8421BCD码计数器设计代码)
Reborn Lee
05-19 2万+
目录 前言 模60计数器 verilog设计代码如下： ISE综合 模24的8421BCD码计数器 原理 verilog HDL代码 测试文件 仿真波形 数字时钟计数器 verilog HDL代码 测试代码 仿真波形 ISE综合 前言 这是我刚开始写博客时候写的了，本身结构很丑，我于2018/8/2 15:26重新整理了下结构，就不删了，然后我又重新整理了一份博文...
探索数字逻辑的奥秘：模6计数器D触发器实现电路
gitblog_06630的博客
10-31 609
探索数字逻辑的奥秘：模6计数器D触发器实现电路 【下载地址】数字逻辑模6计数器D触发器实现电路分享 本仓库提供了一个数字逻辑模6计数器D触发器实现电路的资源文件。该资源文件详细描述了如何使用D触发器构建一个模6计数器电路，适用于数字逻辑电路设计与实验 ...
二位十进制计数器 Verilog-modelsim
MasterZLee的博客
01-11 6508
##tb.v (tb) `timescale 1ns/100ps module tb; reg clk, rst; wire [7:0] dout; initial begin clk = 1'b0; forever #5 clk = ~clk; end initial begin ...
【Multisim仿真】74LS90十进制计数器
perseverance51博客
05-31 1万+
【Multisim仿真】74LS90十进制计数器
数字逻辑-模几计数器判断
taylorswift的博客
12-16 7579
数字逻辑-模几计数器判断 这里看时钟上升沿的情况，q1q2q3一共有6种情况，所以是模6计数器。
ModelSim仿真Verilog文件
红茶绿茶和奶茶的博客
10-24 6968
使用Modelsim仿真简单的Verilog文件，可分为以下几个步骤： 1打开Modelsim 2 更改项目文件夹，建立项目 3建立项目文件和测试文件 4编译源文件 5启动仿真、添加波形 下面以一个十进制计数器为例，建立仿真。 1更改项目文件夹，并建立项目 2在该项目下建立两个源文件，一个要仿真的源文件，一个是testbeach源文件 文件内容 //十进制计数器 module test( ...
如何使用Verilog HDL语言设计并实现一个四位的异步二进制计数器？
12-01
在Verilog HDL语言中，设计并实现一个四位的异步二进制计数器通常需要以下几个步骤： 1. **声明模块**： 首先，定义一个名为`four_bit_counter`的新模块，它有四个输入端口作为计数器的输入（一般命名为 clk、reset），以及四个输出端口表示当前的二进制值（如 Q0, Q1, Q2, Q3）。 ```verilog module four_bit_counter ( input wire clk, input wire reset, output reg [3:0] count ); ``` 2. **定义状态机**： 使用`always @(posedge clk)`语句来指定当时钟上升沿到来时更新计数状态。由于是异步计数器，`reset`信号用于初始化计数器。可以定义一个4位的状态变量（state），比如`reg [3:0] state;`，然后根据状态转移规则编写代码。 ```verilog always @(posedge clk or posedge reset) begin if (reset) begin count <= 4'b0; state <= 4'b0; // 初始化为0 end else if (clk') begin case(state) 4'b0: begin if (count == 3'hF) begin count <= 4'b0; // 当达到最大值时回到初始状态 } else { count <= count + 1'b1; end end // 其他状态转移... endcase end end ``` 这里只是一个基本的例子，实际状态转移可能会更复杂，取决于计数模式（例如递增还是循环计数等）。 3. **组合逻辑**： 在某些情况下，你可能还需要额外的组合逻辑来处理计数溢出，比如在上述代码中，当`count`等于3'hF（即十进制15）时回置到0。 4. **综合与仿真验证**： 完成设计后，使用Verilog综合工具（如Icarus Verilog或Xilinx ISE）将模块转换为硬件描述，并使用仿真器（如ModelSim）验证其功能是否符合预期。
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

李锐博恩

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值