// 模N,计数器位宽X
module count(
input clk,
input rst_n,
output cnt,
output en);
reg [X:0]cnt;
reg en;
always @(posedge clk or negedge rst_n)
if(!rst_n) begi
模N计数器-计数+使能信号
最新推荐文章于 2023-03-12 17:28:59 发布
// 模N,计数器位宽X
module count(
input clk,
input rst_n,
output cnt,
output en);
reg [X:0]cnt;
reg en;
always @(posedge clk or negedge rst_n)
if(!rst_n) begi