【 FPGA 】使用状态机设计一个ADC采样控制电路

最新推荐文章于 2024-08-17 16:14:54 发布
最新推荐文章于 2024-08-17 16:14:54 发布
阅读量9.8k 收藏 105
点赞数 17
分类专栏： Verilog/FPGA 实用总结区
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Reborn_Lee/article/details/85803516
版权

以ADC0809为例，设计一个ADC采样控制电路，采用有限状态机的方式。

传统的ADC采样控制的方法是用单片机控制，单片机控制ADC采样具有编程简单，控制灵活的优点，但是采样速度慢，CPU控制的低速极大地限制了ADC器件告诉性能的发挥，在高速ADC控制中，目前基本上都是使用可编程逻辑器件来完成。

下面是ADC0809的内部电路图：

ADC0809引脚图、时序图、工作流程图详解

引脚图：

ADC0809引脚图、时序图、工作流程图详解

引脚功能：

       IN0~IN7：8路模拟量输入端。

　　D0~D7：8位数字量输出端。

　　ADDA、ADDB、ADDC：3位地址输入线，用于选择8路模拟通道中的一路，选择情况见表。

　　ALE：地址锁存允许信号，输入，高电平有效。

　　START：A/D转换启动信号，输入，高电平有效。

　　EOC：A/D转换结束信号，输出。当启动转换时，该引脚为低电平，当A/D转换结束时，该线脚输出高电平。

　　OE：数据输出允许信号࿰

最低0.47元/天 解锁文章
李锐博恩
关注
专栏目录
基于FPGA的adc0809采集数据设计VHDL代码Quartus仿真
xiakunpei123的博客
05-20 1159
adc0809采集数据 通过CPLD，最后把数据存储到随机存储器中 输出仿真波形图
Verilog HDL | 实验项目六例
yatingliu的博客
03-22 7198
实验一 EDA 设计软件的使用 实验内容
FPGA配置高速ADC篇(6)_AD9639四线SPI配置实战
最新发布
FPGA_LOVE的博客
08-17 862
AD9639的SPI配置实际操作就这样完成了，介绍性的东西写的较少，原理性的内容在前面的几篇博主都已经写过，所以本篇直接拿出干货供大家参考。RdData1~3为存储读到的3个寄存器的值，方便chipscope观察。当FPGA向ADC读写配置数据时，就需要完成上图的时序功能，每配置一个寄存器，就执行上图的逻辑功能一次，如果是配置多个寄存器，则反复执行上述逻辑即可。3线的SPI配置稍微复杂一些，涉及到FPGA的I/O的3态控制，体现在配置逻辑里则稍微麻烦一点，但也和4线SPI配置大同小异，咱们下篇再介绍~
A/D采样控制电路设计---VHDL
在月光下棕榈树的叶子在瑟瑟抖动
01-04 4926
一、实验目的 （1）了解一般状态机的设计与应用 （2）学习并掌握Quartus II的使用方法 （3）学习简单时序电路的设计和硬件测试。 （3）学习使用VHDL 语言方法进行逻辑设计输入 （3）掌握利用有限状态机实现一般时序逻辑的分析方法 （5）学习用状态机对A/D转换器 ADC0809的采样控制电路 （6）学习设计A/D采样控制电路,学习较复杂的数字系统设计方法，并在实验开发系统上熟悉运行输入及仿真步骤原理 二、实验仪器设备 （1） PC机一台。 （2）Quartus Ⅱ开发软件一套 （3）EDA实验开发
用状态机实现 ADC 控制电路
03-26
a）以约 100KSPS 的采样率，连续对直流电压进行 AD 转换，将串行结果转换成并行， 显示在数码管上，测量三个以上电压点，分析 ADC 精度。 b）输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号，用 SignalTap II 逻辑分析 仪分析转换结果。 c）实现单次 AD 转换：每按一次键，自动产生CS和一组时钟完成一次转换，将转换结 果显示在数码管上。
FPGA综合实验 04 - | ADC采样控制电路设计
Systemcall名屋
07-09 4843
一、实验目的和任务 学习用状态机对A/D转换器ADC0809的采样控制电路的实现。 二、设计代码（或原理图）、仿真波形及分析 1、ADC控制电路代码 module ADC0809(D,CLK,EOC,RST,ALE,START,OE,ADDA,ADDB,ADDC,Q,LOCK_T,CLK_OUT); input[7:0] D; input CLK,RST; input EOC; output reg CLK_OUT; output ALE; output STA...
用状态机实现ADC0809的采样控制电路
05-28
本实验要实现用状态机实现ADC0809的采样控制电路。ADC0809是CMOS的8位A/D转换器，片内有8路模拟，可控制8个模拟量中的一个进入转换器中。ADC0809的分辨率为8位。主要控制信号说明：START是转换开启信号，高电平有效；ALE为模拟信号输入选通端口地址锁存信号，上升沿有效；一旦START有效后，状态信号EOC即变为低电平，表示转换状态，转换时间约为100us，转换结束后，EOC变为高电平。此后外部控制可以使OE由低电平变为高电平，则控制打开三态缓冲器，0809的输出数据总线D[7:0]从原来的高阻态变为输出数据有效。
以设计彩灯控制器为例搞懂状态机（远程FPGA虚拟实验）
weixin_46831482的博客
04-16 1483
文章目录一、简单状态机的设计二、三段式设计彩灯控制器1.效果图如下：2.实现代码：总结 一、简单状态机的设计 状态设计原则： （1）不能让状态机陷入死循环或者非预知的状态，在外界某种噪音干扰下，状态机能够迅速恢复到正常的状态。 （2）状态机设计要清晰易懂便于维护 状态描述方法： 进行状态机的描述时，要弄清楚需要设计几个状态，状态之间在什么条件下进行转换，每个状态如果有输出的话，那么输出是什么？ 状态描述常见的有以下三种： （1）一段式：整个状态机写到一个always模块里，在该模块中既描述状态转移，又描述
FPGA控制ADS1256的ADC采集（一）
qq_46284844的博客
03-09 5702
FPGA ADS1256
用状态机设计A_D转换器ADC0809的采样控制电路实验-综合文档
05-23
4. **开始采样**：设置完通道后，状态机发送一个采样信号到ADC0809的SAMPLE输入，开始对选定通道的模拟信号进行采样。 5. **保持采样**：采样完成后，ADC0809需要一定时间（通常为几百纳秒）保持采样值，状态机在此...
基于FPGA控制ADC0809的verilog程序状态机
04-12
基于FPGA的ADC0809的verilog程序状态机
合工大FPGA实验报告（译码器，加法器，投票表决器，巴克码信号发生器，数字钟，状态机实现的ADC0809采样控制电路）
10-23
- 设计提示：选择实验电路模式6，利用PIO46～PIO40作为译码输出，键8、键7、键6、键5作为四位控制输入。 **实验代码** ```verilog module shiyanone(data_in, EN, data_out); input [3:0] data_in; input EN; ...
利用有限状态机控制A/D采样
08-19
例如，如果使用FPGA（现场可编程门阵列）运行在100MHz的时钟频率，每个状态间的转换只需10ns，相比单片机60us的采样周期，状态机的采样速度提高了近千万倍。 以ADC0809为例，这是一个常用的8位A/D转换器。在采样...
EDA（Quartus II）——ADC采样控制电路设计
热门推荐
楠潼的博客
02-27 1万+
实验目的： 用状态机控制ADC0809实现A/D转换。 实验原理： 如下图所示为状态机控制ADC0809的结构框图。 图1 采样状态机结构框图用状态机对ADC0809进行采样控制，首先必须了解其工作时序，然后据此作出状态图，最后写出相应的Verilog代码。 ADC0809是8位CMOS A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中。ADC0809的分辨率为8位，转换时间约100us，含锁存控制的8路多路开关，输出有三态缓冲器控制，单5V电源供电。 如图2所示为ADC0
Verilog实现ADC采样
小灰灰的FPGA的博客
12-09 1万+
FPGA状态机电路综合分析
qq_35608277的博客
02-18 1646
在FPGA中，状态机是比较常用的。特别是要处理一些串行执行的操作。但是对于我们编写的状态机，综合出来的电路应该是长什么样子的了？这个在初学的时候都是不关心的，但是深入的话，还是要了解的。 状态机分为两种，一种是moore型，一种是mealy型。两种的区别就是输出逻辑是否会由输入决定。 如下图： 状态机分为三部分模块 第一部分为次态组合逻辑电路，通过...
ADC RF中频采样 Vivado Verilog 联合 matlab 进行带通滤波器设计与仿真
Blaze_Xu的博客
10-25 1300
1.滤波器参数计算 RF中频信号的频率范围为70MHz±2MHz，采样频率为40.625MHz。采样后信号的频谱是原信号频谱以40.625MHz为周期的频谱搬移，根据奈奎斯特采样定理，40.625MHz采样率的奈奎斯特采样区为[N*20.3125,(N+1)*20.3125] MHz (N为自然数)。频谱搬移在第一奈奎斯特采样区为11.25MHz±2MHz（负频率向右的两次频移）。所以滤波器的通带需要设计为9.25MHz~13.25MHz通过的带通滤波器。 2.通过matlab的fdatool工具进行滤波器
利用verilogA模块采样
qq_42702596的博客
06-23 1396
利用VerilogA模块采样
使用VHDL语言写一个ADC采样控制器
06-06
好的，下面我来为您介绍如何使用VHDL语言编写ADC采样控制器。 首先，我们需要了解ADC的基本工作原理。ADC是模拟信号转换为数字信号的设备，通常会将采样信号输入到一个采样保持电路中，然后再通过一个模数转换器将模拟信号转换为数字信号。因此，ADC采样控制器的任务就是控制采样保持电路和模数转换器的工作，以保证采样的准确性和稳定性。 下面是一个简单的ADC采样控制器的VHDL代码示例： ``` library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity ADC_controller is Port ( clk : in STD_LOGIC; start : in STD_LOGIC; data_ready : in STD_LOGIC; adc_data : in STD_LOGIC_VECTOR(7 downto 0); sample_clk : out STD_LOGIC; sample_en : out STD_LOGIC); end ADC_controller; architecture Behavioral of ADC_controller is signal state : integer range 0 to 3 := 0; signal count : integer range 0 to 255 := 0; begin process(clk) begin if rising_edge(clk) then case state is when 0 => if start = '1' then state <= 1; end if; when 1 => sample_en <= '1'; sample_clk <= '1'; count <= 0; state <= 2; when 2 => if data_ready = '1' then count <= count + 1; if count = 255 then state <= 3; end if; end if; when 3 => sample_en <= '0'; sample_clk <= '0'; state <= 0; end case; end if; end process; end Behavioral; ``` 在这个代码中，我们定义了一个名为ADC_controller的实体，它具有6个端口： - clk：输入时钟信号。 - start：输入开始采样信号。 - data_ready：输入ADC数据准备好信号。 - adc_data：输入ADC采样数据。 - sample_clk：输出采样时钟信号。 - sample_en：输出采样使能信号。 然后，我们定义了一个状态机来控制ADC采样控制器的行为。在状态0中，控制器等待开始采样信号的到来。当检测到开始采样信号时，控制器进入状态1，在这个状态中，控制器打开采样使能和采样时钟信号，并将计数器清零。当计数器计数到255时，控制器进入状态3，关闭采样使能和采样时钟信号，并回到状态0。在状态2中，控制器等待ADC数据准备好信号的到来，然后增加计数器的计数，直到计数器计数到255，控制器进入状态3。 最后，我们需要将这个代码综合成FPGA中的逻辑电路，并将ADC采样控制器与其他电路模块连接起来，以实现ADC采样的功能。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

李锐博恩

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值