SystemVerilog HVL：并发断言 之 property

已于 2022-03-30 20:21:50 修改
阅读量3k 收藏 35
点赞数 5
分类专栏： 数字IC验证方法学 文章标签： 嵌入式硬件 数字IC IC验证
于 2022-03-28 22:34:42 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Starry__/article/details/123808466
版权

目录

之前讲到，如何使用sequence描述一些信号的时序规律，以及如何判断是否匹配。

这次讲property，将sequence封装，并作断言。

1. property 介绍

得到了sequence之后，就可以将sequence封装至property内了。

当然也是非常灵活的，可以在property中封装其他property

property p1;
	s1;
endproperty

property p2;
	@(posedge clk) disable iff(~rst_n)
		vld |-> ready;
endproperty

1.1. 蕴含算子

类似于代码中的if(seq1) check(s

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Starry丶
关注
  • 5
    点赞
  • 踩
  • 35
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
专栏目录
订阅专栏
system verilog property assertion 断言
踩坑记录
05-04 2072
property： property: “流程” assert： 并发断言 （concurrent assertion） 并发断言基于时钟周期，用于描述一个跨时钟周期的行为 并发断言使用关键字 property…endproperty描述事件，如下 // "流程" property ...... endproperty // assert关键字启动断言检查 AssertName:assert property(PropertyName); // assert:检查是否符合该流程
SVA学习笔记（1）——property基本语法及巧用define与property
craftsman2018ship的博客
01-29 676
巧用define与property，让代码更加灵活
[SVA]SystemVerilog Assertion Property开发技巧总结
元直的博客
11-12 4394
SystemVerilog Assertion开发技巧总结 一、在property中可以使用if-else条件语句 如下面的例子，根据misc_phy_12g_rx的取值，选择不同的判断语句 property ck1_en_rose_chk(); @(posedge clk) disable iff(~rst_n) ad_pn_ck1en & (current_state !== ST_IDLE) |->...
System Verilog Assertion 简介
08-21
System Verilog Assertion 简介 中文版的介绍 简单、全面的概括了SVA的基础知识
SystemVerilog——类的基本概念
红茶绿茶和奶茶的博客
03-14 1395
属性 ( property ): 也就是类中定义的数据（变量)成员。 方法 （ method) :也就是类中定义的函数或者任务。 句柄 (handle):也就是指向对象的指针，即该对象的地址入口。 （1）定义类，例如下面定义的类就是提供了一个包对象的模板: classpacket； ... endclass class long_packet; ... endclass （2）在module或者program、class、fu...
SystemVerilog语言简介(一)
aaaaatiger--寻路
07-28 1253
1. 接口（Interface） Verilog模块之间的连接是通过模块端口进行的。为了给组成设计的各个模块定义端口，我们必须对期望的硬件设计有一个详细的认识。不幸的是，在设计的早期，我们很难把握设计的细节。而且，一旦模块的端口定义完成后，我们也很难改变端口的配置。另外，一个设计中的许多模块往往具有相同的端口定义，在Verilog中，我们必须在每个模块中进行相同的定义，这为我们增加了无谓的工作
systemverilog class
学而不思则罔，思而不学则殆
11-21 5435
overview tips codes objectsclass instance tips codes 静态变量 静态方法 this Assignment re-naming and copying Inheritance and subclasses看中文版的《systemverilog验证》，总感觉云里雾里。尝试看看官方systemverilog教程。 systemverilog官方文档，是
SystemVerilog学习笔记---02面向对象编程（类的继承和多态）
学习搬砖打螺丝
08-20 971
相关术语：类（class）：包含变量和子程序的基本构建块。​ 对象（object）：类的一个实例。​ 句柄（handle）：指向对象的指针。​ 属性（property）：存储数据的变量。​ 方法（method）：任务或者函数中操作变量的程序性代码。​ 原型（prototype）：程序的头，包括函数名、返回值类型和参数列表。
systemverilog设计： assert 应用的例子（ncverilog测试过的）代码
08-27
`property`（可选）允许我们使用SystemVerilog的时序逻辑来指定断言应该在何时满足。 在syn_fifo_psl.v这个文件中，我们可以推测这可能是一个与FIFO（先进先出）相关的设计，而PSL（Property Specification ...
SystemVerilog验证--测试平台编写指南_SystemVerilog验证_systemverilog_测试平台编写指南
10-03
4. **断言**：利用SystemVerilog的断言机制，可以定义预期的行为和约束，用于检查设计的正确性。 二、测试平台编写指南 编写测试平台时，通常会遵循以下步骤： 1. **需求分析**：明确验证目标，确定需要验证的功能...
SystemVerilog：英特尔ModelSIM
02-20
SystemVerilog是一种高级的硬件描述语言（HDL），在电子设计自动化领域中广泛用于系统级和门级的验证。它是IEEE 1800标准的一部分，旨在提供更强大的功能，以支持复杂的集成电路（IC）设计和验证。英特尔ModelSIM是...
线性状态机断言_systemverilog_assertion.zip
08-30
对一个线性状态机的时序进行断言，使用的是Systemverilog语言，是初学SVA验证的入门。 线性状态机有IDEL，WAIT0，CNT1，，，CNT6，WAIT6，NEXT_BLK共16个state 资源说明：包含DUT代码，断言代码，断言说明pdf，以及...
systemverilog:SystemVerilog的东西
03-11
SystemVerilog SystemVerilog 2012的解析器。可用于例如根据编码标准检查样式。 免责声明 这是一个很大的工作，它很可能会吞噬您的测试台并融化您的硬盘。 好的，这不太可能，但是对于许多实际的代码库，它可能...
【芯片验证学习纪实】System Verilog语法（5）
qq_40944331的博客
09-03 708
【芯片验证学习纪实】System Verilog语法（5） 继学习了FPGA设计之后，学习IC验证也有一段时间了，学习过程中参考了很多互联网上的优秀资源，在此感谢各位前辈们的无私分享！现在，利用闲暇之余将对自己整个学习过程做个简单的回顾和总结。 首先，在system verilog学习中用到的参考书是绿皮书《system verilog验证——测试平台编写指南》（第二版）。另在回顾时翻阅了相关总结： https://blog.csdn.net/qq_31935691/article/details/549
system Verilog-验证的思想
weixin_42705678的博客
09-29 412
目的：一个好的硬件设计，会有他所需要达到的功能，我们进行硬件设计的验证时，需要确保它能够完成预定的任务。 不同层次上进行测试： 可以先进行设计代码中的block->module->总线事务->数据传输的情况验证； 代码块的边界需要考虑，可能是不同人对一个总线传输协议理解不一样，需要找到两者的区别； 对基本的设计的RTL代码看完后，可以进行仿真，之后需要模拟周围代码可能会有的激励。但是这个找激励的情况可能会随着模块的数量逐渐增大。 对最高层次的DUT来说，可能可以进行非常精细的激励测试.
【SV】SystemVerilog语法总结 3.0
m0_37573557的博客
08-18 1099
覆盖率 RTL代码覆盖率 衡量测试案例验证覆盖了哪些设计规格在RTL中实现了，而不能衡量验证计划 行（Line Coverage）：RTL中的代码行 有限状态机（FSM Coverage）：RTL代码中的有限状态机的状态和状态之间的转化 路径（Path Coverage）：RTL中的路径分支（if-else语句） 信号翻转（Toggle Coverage）：RTL中的一个信号从0跳变到1，以及从1跳变到0 表达式（Exp
systemverilog学习 --- assertion建立
weixin_45614076的博客
08-20 852
systemverilog学习 --- assertion建立
system verilog property assertionⅡ 包含function的断言
踩坑记录
05-14 977
assertion 中插入 if/else： 注意分号使用，|-> |=> 和 if 的连接 property内部可以定义局部变量(C语言变量/数字电路类型变量)，和正常的程序一样 // if条件是个判断，if前有蕴含符 property p1; int cnt; // property内部可以定义局部变量，C语言变量 bit w; // reg[n:0]等数字电路类型 也可以 @(posedge clk) a |->
【嵌入式硬件】快衰减和慢衰减
最新发布
qq_39200110的博客
07-23 180
在使用直流有刷电机驱动芯片A4950时，这款芯片采用的是PWM控制方式，我发现他的正转、反转有两种控制方式，分别是快衰减和慢衰减。
SystemVerilog讲座：优化断言实践与设计验证
SystemVerilog作为Verilog-2001标准的扩展，被称为第三代Verilog标准，包含了assertions（断言）、mailboxes（邮件箱）、test program blocks（测试程序块）、semaphores（信号量）等高级特性，这些功能使得设计者...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值