STA标准单元

已于 2023-03-21 14:33:16 修改
阅读量779 收藏 2
点赞数 2
分类专栏： 数字IC设计方法学 # 静态时序分析 文章标签： 数字IC IC验证 fpga开发
于 2023-03-17 20:17:48 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Starry__/article/details/129627556
版权
本文介绍了SDF在描述芯片中各种基本单元如反相器、与门、寄存器等的时序信息和内部开关功率。时序模型包括组合逻辑单元的上升/下降沿延迟、过渡时间，以及时序逻辑单元如D触发器的建立时间、保持时间。此外，还讨论了内部开关功率的计算，以及如何处理表格中找不到的输入输出组合的插值方法。
摘要由CSDN通过智能技术生成

目录

介绍芯片中反相器、与门、寄存器、选择器、全加器、IO缓冲器等多种基本单元、以及复杂IP的时序信息、面积功能等内容，并通过标准延迟格式（Standard Delay Format, SDF）描述。

注意本文中所有SDF的数值均为非真实数值。

1. 引脚电容

一般在单元的输入引脚处指定电容，单位一般为皮法pF，SDF描述如下

# 输入引脚INP1的电容值
pin(INP1){
	capacitance:	0.5;
	rise_capacitance:	0.5;
	rise_capacitance_range:	(0.48,0.52);
	fall_capacitance:	0.5;
	fall_capacitance_range:	(0.48,0.52);
	...
}

SDF中可指定单个值0.5pF，也可指定上升沿和下降沿跳变时的电容值，也可以指定一个范围。

2. 时序模型

时序模型用于提供各单元的时序信息，通常会从单元的详细电路仿真中获得时序模型。

常常使用非线性的时序模型，即表格模型。

2.1. 组合逻辑单元

首先介绍过渡时间和单元延迟的概念。

● 过渡时间： 指从阈值电压的起始点到终止点所需的时间。压摆率（Slew rate）是过渡时间的倒数。

例如

#下降沿的阈值点，即下降沿的终止点和起始点
slew_lower_threshold_pct_fall：30.0	
slew_upper_threshold_pct_fall：70.0

#上升沿的阈值点，即下降沿的起始点和终止点
slew_lower_threshold_pct_rise：30.0
slew_upper_threshold_pct_rise：70.0

即从Vdd的70%-30%为下降沿，Vdd的30%-70%为上升沿。而经过阈值则这段时间就是波形的过渡时间。

在这里插入图片描述

● 单元延迟： 指从输入经过其阈值点到输出经过其阈值点的延迟。该阈值点一般选择50%Vdd，如下图反相器

在这里插入图片描述

从图中可以看出，输入输出过渡时间影响着阈值点的时刻，进而影响单元延迟，而输出过渡时间又取决于输出负载，如下图所示。

在这里插入图片描述

由此可得到组合逻辑时序模型

时序模型

组合逻辑的表格模型提供了：在单元输入引脚处输入过渡时间和输出引脚处输出负载电容的各种组合下单元的延迟和输出过渡时间。

以反相器为例，SDF描述如下

pin(OUT){								/* 输出引脚OUT */
	max_transition: 1.0;				/* 过渡时间允许时间 */
	area: 2.35;							/* 单元面积 */
	timing(){
		related_pin:"INP1";				/* 输入引脚INP1 */
		timing_sense:negative_unate;	/* 负单边类型：输入电平变化与输出电平变化相反 */
		cell_rise(delay_template_3x3){			/* 上升沿延迟ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");				/* 输入过渡时间ns */
			index_2("0.16,0.35,1.43");			/* 输出负载电容pF */
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0513, 0.1537, 0.5280",	\
			/* 0.3 */	"0.1018, 0.2327, 0.6476",	\
			/* 0.7 */	"0.1334, 0.2973, 0.7252");
		}
		cell_fall(delay_template_3x3){			/* 下降沿延迟ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");
			index_2("0.16,0.35,1.43");
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0617, 0.1537, 0.5280",	\
			/* 0.3 */	"0.0718, 0.2027, 0.5676",	\
			/* 0.7 */	"0.1034, 0.2273, 0.6452");
		}
		rise_transition(delay_template_3x3){	/* 上升过渡时间ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");
			index_2("0.16,0.35,1.43");
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0417, 0.1337, 0.4680",	\
			/* 0.3 */	"0.0718, 0.1827, 0.5676",	\
			/* 0.7 */	"0.1034, 0.2173, 0.6452");
		}
		fall_transition(delay_template_3x3){	/* 下降沿过渡时间ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");
			index_2("0.16,0.35,1.43");
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0817, 0.1937, 0.7280",	\
			/* 0.3 */	"0.1018, 0.2327, 0.7676",	\
			/* 0.7 */	"0.1334, 0.2973, 0.8452");
		}
	}
}

对于多个输入端口，则需要为每一对输入输出组合列写SDF。

如果某对输入输出端口的电平变化极性可能相同也可能不同，说明二者是非单边类型（non-unate）的。例如异或门，一端输入单边类型取决于另一端输入的值，因此SDF如下

pin(OUT){								/* 引脚OUT */
	direction:	output;					/* 引脚OUT为输出引脚 */
	max_transition:0.0842;				/* 过渡时间允许时间 */
	area: 2.35;							/* 单元面积 */
	function:	"(A1^A2)";				/* 单元功能 */
	timing(){
		related_pin:"A1";				/* 输入引脚A1 */
		when: "!A2";					/* 输入引脚A2为低时 */	
		sdf_cond:"A2 == 1'b0";			/* 输入引脚A2为低时 */			
		timing_sense:positive_unate;	/* 负单边类型：输入电平变化与输出电平变化相反 */
		cell_rise(delay_template_3x3){			/* 上升沿延迟ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");				/* 输入过渡时间ns */
			index_2("0.16,0.35,1.43");			/* 输出负载电容pF */
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0513, 0.1537, 0.5280",	\
			/* 0.3 */	"0.1018, 0.2327, 0.6476",	\
			/* 0.7 */	"0.1334, 0.2973, 0.7252");
		}
		...
	}
}

表格条目无法找到：二维插值

如果输入过渡时间和输出负载电容无法在表格中找到，那就需要通过二维插值的方法计算。

例如3x3查找表模板如下

	fall_transition(delay_template_3x3){	/* 下降沿过渡时间ns 3x3查找表模板 */
			index_1("x_0,x_1,x_2");
			index_2("y_0,y_1,y_2");
			values(	/*	 y_0	 y_1	 y_2	*/	\
			/* x_0 */	"T_00, T_01, T_02",	\
			/* x_1 */	"T_10, T_11, T_12",	\
			/* x_2 */	"T_20, T_21, T_22");
		}

若输入过渡时间为 x 0 < x < x 1 x_0 < x < x_1 x0​<x<x1​、输出负载电容为 y 0 < y < y 1 y_0 < y < y_1 y0​<y<y1​

那么 x x x和 y y y的下降沿过渡时间就为

T x y = x 1 − x x 1 − x 0 ⋅ y 1 − y y 1 − y 0 ⋅ T 00 + x 1 − x x 1 − x 0 ⋅ y − y 0 y 1 − y 0 ⋅ T 01 + x − x 0 x 1 − x 0 ⋅ y 1 − y y 1 − y 0 ⋅ T 10 + x − x 0 x 1 − x 0 ⋅ y − y 0 y 1 − y 0 ⋅ T 11 T_{xy}=\frac{x_1-x}{x_1-x_0}·\frac{y_1-y}{y_1-y_0}·T_{00} +\frac{x_1-x}{x_1-x_0}·\frac{y-y_0}{y_1-y_0}·T_{01} +\frac{x-x_0}{x_1-x_0}·\frac{y_1-y}{y_1-y_0}·T_{10} +\frac{x-x_0}{x_1-x_0}·\frac{y-y_0}{y_1-y_0}·T_{11} Txy​=x1​−x0​x1​−x​⋅y1​−y0​y1​−y​⋅T00​+x1​−x0​x1​−x​⋅y1​−y0​y−y0​​⋅T01​+x1​−x0​x−x0​​⋅y1​−y0​y1​−y​⋅T10​+x1​−x0​x−x0​​⋅y1​−y0​y−y0​​⋅T11​

2.2. 时序逻辑单元

基本的时序逻辑单元就是D触发器了。此处只介绍D触发器建立时间、保持时间和传播延迟。

● 建立时间（setup time）： ：输入的数据D必须在有效时钟沿CK之前保持稳定的最短时间，一般为Vdd的50%

● 保持时间（hold time）： ：时钟有效沿CK之后输入的数据D必须保持稳定的最短时间，一般为Vdd的50%

● 传播延迟（propagation delay）： ：从时钟的有效沿CK到输出Q的上升沿或下降沿，一般为Vdd的50%

在这里插入图片描述

时序模型

时序逻辑的表格模型提供了：在输入引脚D处输入过渡时间和时钟引脚CK处时钟过渡时间的各种组合下建立时间和保持时间。

pin(D){									/* 数据引脚D */
	direction:input;					/* 输入 */
	area: 2.35;							/* 单元面积 */
	...
	timing(){
		related_pin:"CK";				/* 时钟引脚CK */
		timing_type:"setup_rising";		/* 建立时间ns */
		
		rise_constraint("setuphold_template_3x3"){	/* 引脚D上升沿建立时间ns 3x3查找表模板 */
			index_1("0.4,0.57,0.84");				/* 数据引脚D过渡时间ns */
			index_2("0.4,0.57,0.84");				/* 时钟引脚D过渡时间ns */
			values(	/*	 0.4	 0.57	 0.84	*/	\
			/* 0.4 */	"0.063, 0.093, 0.112",	\
			/* 0.57 */	"0.526, 0.644, 0.824",	\
			/* 0.84 */	"0.720, 0.839, 0.930");
		}
		
		fall_constraint("setuphold_template_3x3"){	/* 引脚D下降沿建立时间ns 3x3查找表模板 */
			index_1("0.4,0.57,0.84");				/* 数据引脚D过渡时间ns */
			index_2("0.4,0.57,0.84");				/* 时钟引脚D过渡时间ns */
			values(	/*	 0.4	 0.57	 0.84	*/	\
			/* 0.4 */	"0.762, 0.865, 0.969",	\
			/* 0.57 */	"0.804, 0.952, 0.166",	\
			/* 0.84 */	"0.159, 0.170, 0.245");
		}
		
	}
	
	timing(){
		related_pin:"CK";				/* 时钟引脚CK */
		timing_type:"hold_rising";		/* 保持时间ns */
		
		rise_constraint("setuphold_template_3x3"){	/* 引脚D上升沿保持时间ns 3x3查找表模板 */
			index_1("0.4,0.57,0.84");				/* 数据引脚D过渡时间ns */
			index_2("0.4,0.57,0.84");				/* 时钟引脚D过渡时间ns */
			values(	/*	 0.4	 0.57	 0.84	*/	\
			/* 0.4 */	"-0.220, -0.339, -0.584",	\
			/* 0.57 */	"-0.247, -0.381, -0.729",	\
			/* 0.84 */	"-0.398, -0.516, -0.864");
		}
		
		fall_constraint("setuphold_template_3x3"){	/* 引脚D下降沿保持时间ns 3x3查找表模板 */
			index_1("0.4,0.57,0.84");				/* 数据引脚D过渡时间ns */
			index_2("0.4,0.57,0.84");				/* 时钟引脚D过渡时间ns */
			values(	/*	 0.4	 0.57	 0.84	*/	\
			/* 0.4 */	"-0.028, -0.397, -0.489",	\
			/* 0.57 */	"-0.408, -0.527, -0.649",	\
			/* 0.84 */	"-0.705, -0.839, -0.580");
		}
		
	}

	timing(){
		related_pin:"CK";				/* 时钟引脚CK */
		timing_type:"rising_edge";		/* CK为上升沿触发 */
		timing_sense:"non_unate";		/* 非单边时序：CK电平变化与输出电平变化无关 */
		
		cell_rise(delay_template_3x3){			/* CK上升沿延迟ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");				/* CK过渡时间ns */
			index_2("0.16,0.35,1.43");			/* 输出Q负载电容pF */
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0513, 0.1537, 0.5280",	\
			/* 0.3 */	"0.1018, 0.2327, 0.6476",	\
			/* 0.7 */	"0.1334, 0.2973, 0.7252");
		}
		cell_fall(delay_template_3x3){			/* CK下降沿延迟ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");
			index_2("0.16,0.35,1.43");
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0617, 0.1537, 0.5280",	\
			/* 0.3 */	"0.0718, 0.2027, 0.5676",	\
			/* 0.7 */	"0.1034, 0.2273, 0.6452");
		}
		rise_transition(delay_template_3x3){	/* CK上升沿过渡时间ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");
			index_2("0.16,0.35,1.43");
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0417, 0.1337, 0.4680",	\
			/* 0.3 */	"0.0718, 0.1827, 0.5676",	\
			/* 0.7 */	"0.1034, 0.2173, 0.6452");
		}
		fall_transition(delay_template_3x3){	/* CK下降沿过渡时间ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");
			index_2("0.16,0.35,1.43");
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.0817, 0.1937, 0.7280",	\
			/* 0.3 */	"0.1018, 0.2327, 0.7676",	\
			/* 0.7 */	"0.1334, 0.2973, 0.8452");
		}
	}
}

注意上述表格中保持时间有负值，说明在CK沿到达之前D就可以变化，不会时序违规，但也无法捕获到正确数据，需要复查是否满足设计意图。

在这里插入图片描述

3. 内部开关功率

单元库中应包括功率信息，包括有功功率（active power）以及待机（standby）功率。有功功率与设计中的行为有关，而待机功率是待机模式下的功耗，这主要是由于漏电引起的。

单元中的有功功率是由于输出负载的充电以及内部的开关引起的，通常分别称
这两个为输出开关功率（output switching power）和内部开关功率（internal switching power）。

输出开关功率与单元类型无关，仅取决于输出负载电容、开关频率和供电电源；内部开关功率取决于单元的类型，因此该值会包含在单元库中，接下来将介绍库中的内部开关功率。

● 内部开关功率（internal power）： 输入引脚的电平跳变会导致输出引脚的电平跳变，从而导致内部开关功耗。

组合逻辑开关功率SDF如下

pin(OUT){									/* 引脚OUT */
	...
	power_down_function: "!VDD + VSS";		/* 单元断电条件 */
	related_power_pin:	"VDD";				/* 电源引脚 */
	related_ground_pin:	"VSS";				/* 接地引脚 */
	
	internal_power(){
		related_pin:"A1";				/* 输入引脚A1 */

		power(template_3x3){			/* 上升沿延迟ns 3x3查找表模板 */
			index_1("0.1,0.3,0.7");				/* 输入过渡时间ns */
			index_2("0.16,0.35,1.43");			/* 输出负载电容pF */
			values(	/*	 0.16	 0.35	 1.43	*/	\
			/* 0.1 */	"0.013, 0.537, 0.280",	\
			/* 0.3 */	"0.118, 0.237, 0.476",	\
			/* 0.7 */	"0.134, 0.273, 0.252");
		}
		...
	}
}

时序逻辑开关功率如下

pin(Q){									/* 输出引脚Q */
	...
	internal_power(){
		related_pin:"CK";				/* 时钟引脚CK */
		
		rise_power("energy_template_3x3"){			/* Q上升沿功耗3x3查找表模板 */
			index_1("0.4,0.57,0.84");				/* 时钟引脚CK过渡时间ns */
			index_2("0.4,0.57,0.84");				/* 输出引脚Q负载电容pF */
			values(	/*	 0.4	 0.57	 0.84	*/	\
			/* 0.4 */	"0.063, 0.093, 0.112",	\
			/* 0.57 */	"0.526, 0.644, 0.824",	\
			/* 0.84 */	"0.720, 0.839, 0.930");
		}
		
		fall_power("energy_template_3x3"){			/* Q下降沿功耗3x3查找表模板 */
			index_1("0.4,0.57,0.84");				/* 时钟引脚CK过渡时间ns */
			index_2("0.4,0.57,0.84");				/* 输出引脚Q负载电容pF */
			values(	/*	 0.4	 0.57	 0.84	*/	\
			/* 0.4 */	"0.063, 0.093, 0.112",	\
			/* 0.57 */	"0.526, 0.644, 0.824",	\
			/* 0.84 */	"0.720, 0.839, 0.930");
		}
		
	}
}
Starry丶
关注
专栏目录
静态时序分析（STA）—— 标准单元库
记录所学，分享知识，结识挚友
03-29 2245
目录 1、时序库 概览 2、时序模型 1、基本概念 2、影响因素 3、线性延时模型 4、非线性延时模型 5、单元时序弧 1、组合逻辑单元 2、时序逻辑单元 6、线负载模型 参考说明 上一篇，学习了 STA相关的基本概念，本篇继续学习 STA相关的 标准单元库。 1、时序库 概览 库文件概览： 2、时序模型 1、基本概念 2、影响因素 对于组合逻辑的时序弧而言，其延时的大小取决于： 1、输出负载，即，输出端的电容负载的大小。容性负载越大，...
STA基础知识（一）​时序单元的相关约束
Andy_ICer的博客
04-06 1037
时序单元的时序约束是为了保证时序单元能够实现正确的逻辑功能所规定的输入或者输出信号数据需要保持稳定的最小时间间隔值。 时序单元相关约束信息包括:建立时间、保持时间、恢复时间、移出时间。
什么是standard cell (标准单元) ？
qq_36045093的博客
09-05 4903
Standard cell，标准单元，或者简称cell，是数字芯片后端最基本的概念之一。我们为何要设定标准单元呢，以及这些cell是怎么应用到我们的后端设计中的呢？
标准单元库的基本介绍
GTTTONG的博客
10-10 4674
特点 : 各个单元高度相同，宽度不同，单元宽度随单元功能的复杂程度而变，所有单元的电源线和地线位置相同。 下图是不同标准单元的电源线和地线的实现形式： 目前主流的设计是c)，电源线和地线处于单元的最上端和最下端，信号端口位于单元的内部区域。 标准单元库至少要包括：AND(与)门，OR(或)门，NOT(非)门，DFF时序单元，这几类单元可以实现大部分基本逻辑功能。 除了这几类最基本的单元外，对于芯片的实现还需要 tie-hign，tie-low，filler等物理实现所需的非逻辑功能单元，比如**填充单元(f
SDF 3.0 概述
最新发布
我要变强Wow
08-28 1339
标准延迟格式 (Standard Delay Format, SDF) 是一种用于集成电路设计中时序数据交换的文件格式。 SDF 3.0 版本相较于 SDF 2.1 版本有许多重要的改进和变化，这些改动旨在提高时序分析的准确性和文件的可读 性。
第三章 标准单元库(上)
To the beyond and infinity!
07-19 4016
本章介绍库（library）里单元描述中所提供的时序信息。单元可以是标准单元、IO缓冲器或者是如USB内核这样的复杂IP。
关键元器件选型设计指引--通用逻辑器件（逻辑IC）
qq_45185504的博客
03-31 2133
物料分类——标准逻辑器件。
《静态时序分析实用方法》第三章翻译
weixin_41788560的博客
08-11 6703
第 3章 标准单元库（Standard Cell Library） 描述了常用库单元描述中的时序相关信息。本章仅关注与时序、串扰和功率分析相关的属性，尽管库单元包含多个属性。纳米技术中对时序的主要影响是互连。 除了时序信息外，库单元描述还包含几个属性（attributes），如单元面积和功能，这些属性与时序无关，但在RTL合成过程中相关。在本章中，我们只关注与时序和功率计算相关的属性（attributes）。 可以使用各种标准格式来描述库单元。虽然各...
STA in nanometer design pdf
05-03
静态时序分析（Static Timing Analysis，简称STA）是集成电路设计中不可或缺的一环，用于验证电路是否满足其规定的时序要求。这种分析方法不依赖于特定的操作顺序或时钟，而是基于路径延迟来评估电路性能。在纳米...
高性能的标准单元库设计
04-11
### 高性能的标准单元库设计 #### 摘要与背景 在半导体设计领域，标准单元库的设计至关重要，尤其在半定制的集成电路（IC）设计过程中。标准单元库作为连接设计概念与实际物理实现的桥梁，其性能直接影响到最终...
静态时序分析笔记-第二章：STA概念（上）
qq_41035372的博客
03-09 2330
静态时序分析-第二章：STA概念（上） 1.MOS基础结构 源极（source）和漏极（drain）区域之间的距离（channel length）是MOS晶体管的长度，工艺库中用于构建MOS晶体管的最小长度即为CMOS技术工艺的最小特征尺寸（feature size）。比如说90nm工艺中的MOS晶体管的长度必须要大于或等于90nm。沟道（channel）是指场效应晶体管中源区和漏区之间的一薄半导体层，是由于外加电场引起的沿长度方向的导电层。沟道长度越小，MOS管的尺寸越小，同样大小的面积上可以封装更多的
FPGA常见组合逻辑和时序逻辑单元
neufeifatonju的博客
05-18 2393
      要写好FPGA代码，需要对组合逻辑和时序逻辑有基本的理解，当然还要知道FPGA内部的基本组合逻辑单元和时序逻辑单元。    FPGA内部常见的组合逻辑单元包括：1.数据选择器（多路器）2.数据比较器3.加法器4.减法器（加法器）5.乘法器6.编码器7.译码器8.码转换器    FPGA内部常见的时序逻辑单元包括：1.锁存器2.触发器3.寄存器4.移位寄存器5.存储器...
时序分析基本概念介绍<Sequential logic>
Tao_ZT的博客
05-12 2626
今天我们要介绍的时序分析基本概念是Sequential logic。中文名，时序逻辑单元。时序逻辑单元是数字IC设计中另一类重要器件，它的特点是任意时刻的输出不仅取决于该...
静态时序分析笔记-第二章：STA概念（下）
qq_41035372的博客
03-10 2143
静态时序分析-第二章：STA概念（下） 1.波形的压摆（slew） 压摆率（slew rate）的定义是电压转换速率。在静态时序分析中，通常会根据电平转换的快慢来衡量上升波形或下降波形。 压摆（slew）通常是根据电平转换时间（transition time）来定义的，而转换时间是指信号在两个特定电平之间转换所需要的时间。注意，转换时间实际上就是压摆率的倒数，因此转换时间越大，压摆率就越低，反之亦然。 一般会使用电压的百分比来测量转换时间的长短。例如： 上升沿和下降沿的阈值点是电压的30%和70%，即转换
什么是单线程单元（STA）什么是多线程单元（MTA）
ALex_zry的博客
01-07 1608
最近在解决问题的时候不得不使用线程，从而接触到了STA和MTA，度娘给的解释大多语焉不详。在WikiPedia上面看到了比较清楚的描述，趁着能访问的间隙麻利的摘抄下来分享和自我提升。 Apartment type Description Single-Threaded Apartment[17] (STA), (ThreadingModel=Apartment) A single ...
ESP8266WiFi模块使用（STA+连接TCP Server在单片机上使用）
qq_39600322的博客
07-28 5666
ESP8266WiFi模块使用（STA+连接TCP Server在单片机上使用） 1.引脚说明 VCC连接正极，GND连接负极 RXD:数据的接收端 TXD:数据的发送端 RST: 复位,低电平有效 IO_0:用于进入固件烧写模式,低电平->烧写,高电平->运行模式(默认) 2.功能介绍 1、STA模式:该模块通过路由器连接网络,手机或者电脑实现该设备的远程控制。 2、AP模式:该模块...
《静态时序分析实用方法》翻译
weixin_41788560的博客
08-04 5745
第1章 引言 解释了什么是静态时序分析以及它如何用于时序验证。还描述了功率和可靠性方面的考虑。 概述了纳米设计的静态时序分析程序。本章解决了诸如什么是静态时序分析、噪声和串扰的影响是什么、如何使用这些分析以及这些分析适用于整个设计过程的哪个阶段等问题。 1.1纳米设计 在半导体器件中，金属互连迹线通常用于在电路的各个部分之间建立连接以实现设计。随着工艺技术的缩小，众所周知，这些互连走线会影响设计的性能。对于深亚微米或纳米工艺技术，互连中的耦合会引起噪声...
【第三章：标准单元库 上】静态时序分析圣经翻译计划
qq_31515205的博客
11-09 1434
本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本章节介绍库(library)里单元描述中所提供的时序信息。单元可以是标准单元、IO缓冲器或者是如USB内核这样的复杂IP。 除时序信息外，库单元描述中还包含一些其它属性，例如单元面积和功能，这些属性与时序无关，但在RTL综合(synthesis)过程中...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值