Quartus计算机组成与设计实验原理图整理（八）——RAM实验

(1) 实验目的：
1、了解FPGA中RAM的功能；2、掌握RAM的参数设置和使用方法；3、掌握作为随机存储器RAM的仿真测试方法，工作特性和读写方法。
(2) 实验内容：
在FPGA中利用嵌入式阵列块EAB可以构成存储器，RAM的结构如图8-1。数据从ram_dp0的左边D[7…0]输入，从右边Q[7…0]输出，R/W为读/写控制信号端。当输入数据和地址准备好以后，在inclock是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储单元。数据的读出控制是从A[7…0]输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q[7…0]输出。R/W是读/写控制端，低电平时进行读操作，高电平时进行写操作；CLK是读/写时钟脉冲信号；DATA[7…0]是RAM_dq0的8位数据输入端；A[7…0]是RAM的读出和写入地址；Q[7…0]是RAM_dq0的8位数据输出端。
(3) 实验步骤：
1、按图7-1输入电路图，进行编译、引脚锁定、向FPGA配置下载；2、通过键1、键2输入RAM的8位数据（选择实验台工作模式1），键3、键4输入存储器的8位地址。键8控制读/写允许，低电平时读允许，高电平时写允许；键7（CLK0）产生读/写时钟脉冲，即生成写地址锁存脉冲，对RAM进行写/读操作；3、RAM也能加入初始化文件；选择RAM的ID名取为：ram1。
实验中选择实验电路模式为NO.1，按以上方式进行验证实验。首先控制读出初始化数据，与载入的初始化文件ram_dp1.mif中的数据进行比较，然后控制写入一些数据，再读出比较。使用在系统读写RAM的工具对其中的数据进行读写操作，设置成连续读模式，将在系统读写工具窗口的数据与实验箱上数码管上显示的数据进行对比（图8-3）。
(4) 实验要求：
1、设计数据宽度和地址宽度均为8位；2、设计对RAM进行测试的波形文件，完成对RAM硬件测试；3、利用系统读写RAM的工具对其中的数据进行读、写、修改、加载新的数据文件操作；4、写出实验报告，包括工作原理、调试和测试结果。
实验原理图：