FPGA基础知识19(FPGA异步时钟设计中的同步策略 异步时钟 打两拍 握手机制)

本文探讨了FPGA设计中跨时钟域的挑战,包括亚稳态问题和采样丢失。介绍了两种同步策略:双锁存器法和结绳法,用于降低亚稳态的影响。双锁存器法通过连续两次锁存信号减少亚稳态概率,而结绳法则适合任意时钟域转换,确保信号足够长时间保持以便正确采样。
摘要由CSDN通过智能技术生成

需求说明:IC设计基础

内容       :异步时钟处理方法

来自       :时间的诗


原文:https://wenku.baidu.com/view/586e8afb7e21af45b307a8b8.html

原文:http://ee.ofweek.com/2011-12/ART-11001-2800-28592636.html

1 引言

  基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统。但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当,将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值