Verilog基础知识11(异步FIFO为什么使用格雷码(gray-code) )

本文介绍了异步FIFO在处理读写地址同步时为何使用格雷码,以减少地址转换中的错误和毛刺影响。讨论了格雷码的特性,如何降低同步错误概率,并阐述了其在实际设计中的应用实例。
摘要由CSDN通过智能技术生成

需求说明:Verilog设计

内容       :第一部分 异步FIFO为什么使用格雷码

                  第二部分 格雷码在异步FIFO中的使用

来自       :时间的诗


第一部分 异步FIFO为什么使用格雷码

原文:http://www.cnblogs.com/kxk_kxk/p/3931591.html


异步FIFO通过比较读写地址进行满空判断&#x

  • 8
    点赞
  • 38
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值