奇偶分频电路设计（任意占空比、50%占空比）

一、概述

分频电路一般就是以输入源时钟为参考，将其进行降频输出；分频可以使用锁相环时钟资源实现，也可以计数为基础，进行分频设计。本文主要记录后者的相关问题。

二、偶分频

1、一些概念

分频数:即降频倍数，可以为奇数也可以为偶数；如源时钟为24MHZ，它的偶分频如4分频为6MHZ、它的奇分频如3分频为8MHZ；

占空比：一个周期内高电平持续时间所占的比例，即：高电平持续时间➗周期时间

 2、偶分频实现

偶数分频容易实现，假设源时钟为clk，分频系数为N，分频输出为divout，则偶分频可以通过N计数很简单的实现；

不限定占空比：每次clk来临计数一次，N次计数完成所需时间即为N分频时钟周期时间；N次计数的前M次计数divout输出为1，后N-M次计数divout反向；即可实现占空比为M/N的N分频设计；

1/2占空比：N为偶数时，M可以直接取为N/2（仍为整数）即可实现1/2占空比的N分频设计；N为奇数时，M不是整数，因此难以直接套用偶分频的实现方式（因为计数值只能为整数，不会出现2.5这种值）

三、奇分频

假设源时钟为clk，分频系数为N（为奇数），分频输出为divout；

1、不限定占空比

不限定占空比时与偶分频类似，每次clk来临计数一次，N次计数完成所需时间即为N分频时钟周期时间；N次计数的前M次计数divout输出为1，后N-M次计数divout反向；即可实现占空比为M/N的N分频设计；

2、1/2占空比

积分频时，N为奇数时，N/2不是整数，因此难以直接套用偶分频的实现方式。此处记录了两种实现方式：

• 分频延迟相或(与)：

clk上升沿来临时计数，前（N-1）/2计数时div1输出1，随后（N+1）计数时div1输出为0；此时形成一个N