【AMBA总线三部曲】常见AXI接口时序

已于 2024-05-31 23:12:43 修改
阅读量40 收藏
点赞数
分类专栏： 汽车芯片IC验证 文章标签： fpga开发
于 2024-05-23 14:36:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/TommiWei/article/details/139146837
版权

接口时序问题整理 

对于验证工程师而言，AMBA总线的接口时序，对于一个验证模块异常的重要！所有的仿真都是从CLK和RESET开始展开。这篇文章就AXI接口常见的问题，做了简单的整理，并会持续更新。

目录

常见问题1

常见问题2 

常见问题1

AXI 接口时序报错；bvalid比awvalid，awready,wvalid,wready来的早，不符合协议的规定。 

常见问题2

rvalid信号超时

正确波形

 

了解本专栏 订阅专栏 解锁全文 超级会员免费看
做一个优雅的美男子
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
订阅专栏
【AMBA总线三部曲】AHB协议理解
TommiWei的博客
07-19 1401
AHB协议理解，看这一篇文章就会了。
基于FPGA的AXI4总线时序设计与实现
10-17
针对AXI4总线设备之间的高速数据传输需求，根据AXI4总线协议，设计实现了一种基于FPGA的AXI4总线读写时序控制方法。以FPGA为核心，采用VHDL语言，完成了满足AXI4总线协议的读猝发方式数据传输和写猝发方式数据传输时序控制模块的设计。利用FPGA内部嵌入式系统提供的高性能数据传输接口完成AXI4时序控制模块的功能验证。实际应用表明，依据提出的设计方法实现的读写时序控制模块能够满足AXI4总线协议规定的时序关系，实现数据的高速正确传输，总线数据传输速率能够达到1.09 GB/s。
axi时序图_AXI总线介绍
weixin_39895684的博客
12-23 1832
1、AXI简介AXI(Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。没有用复杂的桥接，该协议就可以实现高频率的操作。它的地址/控制和数据阶段是分离的;支持地址不对齐的数据传输;同时在...
axi4协议的乱序_AXI学习笔记-1
weixin_42547431的博客
01-26 1096
本文首发于个人博客1.AXI总线结构AXI总线由5个通道构成：通道名称通道功能数据流向read address读地址通道主机->从机read data读数据通道(包括数据通道和读响应通道)从机->主机write address写地址通道主机->从机write data写数据通道(包括数据通道和每8bit一个byte的写数据有效信号)主机->从机write response写...
ZYNQ-AXI总线的信号接口要求以及时序关系
Vuko_Coding Zone
04-22 2350
学习内容 学习关于AXI总线的信号接口的具体要求 Single Interface Requirements Clock and Reset 前面也提到了信号和复位的功能，这里对AXI全局时钟（ACLK）和复位信号（ARESETn）做进一步的解释说明。 Clock： 每个AXI组件都要使用时钟信号（ACLK）。 所有的输入信号都在ACLK的上升沿上采样。 所有输出信号的变化必须发生在ACLK上升沿之后。 在主机接口和从机接口上，输入和输出信号之间不能有组合路径。 **Reset：**文：AXI使用一个单
AMBA协议-AXI协议详解（读写时序、Outstanding、乱序传输、原子操作）
热门推荐
qq_57502075的博客
05-03 1万+
目录1. AXI 写通道信号1.1. 写地址通道信号1.2. 写数据通道信号1.3. 写response通道信号1.5. 握手规则1.4. AXI 写通道之间关系 2. AXI 读通道信号2.1. 读地址通道信号2.2. 读数据通道信号2.3. AXI 读通道之间关系 3. AXI传输3.1. AXI突发读传输3.2. Overlapping 突发读传输3.3. AXI突发写传输3.4. 非对齐传输4. AXI outstanding5. AXI 乱序传输（Out of order）6. 原子操作（Atom
AXI握手时序优化——pipeline缓冲器
weixin_43093575的博客
08-29 2386
解决ready/valid握手的时序困难，使路径流水线化。 一个skid buffer是最小的Pipeline FIFO Buffer，只有两个入口。当您需要在发送者和接收者之间为并发和/或定时流水线化路径时，它很有用，但不能消除数据速率不匹配。它还只需要两个数据寄存器，在这个规模上比LUT RAM或Block RAM小（取决于实现），并且具有更大的布局和布线自由度。......
AMBA总线协议AXI——学习笔记
qq_42135020的博客
04-23 920
AXI：高级可拓展接口高性能、高带宽、低延迟单向通道体系结构独立的地址和数据通道支持多项数据交换。通过并行执行burst操作，极大地提高了数据吞吐能力。
AMBA总线理解-AXI总线
m0_67743934的博客
08-29 544
AMBA总线理解-AXI总线
AMBA-AXI总线中文详解
05-11
IC及FPGA设计必备手册，AXI4协议中文详解
AMBA AXI总线协议中文版
02-17
AXI3 中文版的总线协议，可以帮助有需要的人快速理解掌握。 如对部分内容有疑惑，建议以最新英文原版为准！
AMBA总线-AXI内容
03-04
AMBA总线-AXI内容
AMBA总线协议中文版
08-20
AMBA总线协议包括三个主要部分：AHB（Advanced High-performance Bus）、ASB（Advanced System Bus）和APB（Advanced Peripheral Bus）。AHB是一种高性能的总线，用于连接高速设备，如CPU和记忆体。ASB是一种系统...
AMBA-AXI总线中文详解.doc
04-15
值得推荐，AMBA-AXI总线中文详解，很详细
基于System-Verilog的FPGA设计与仿真
最新发布
m0_69726414的博客
06-15 295
【代码】基于System-Verilog的FPGA设计与仿真。
什么是仲裁器（Arbiter）？
weixin_49007164的博客
06-14 486
在电子系统设计中，仲裁器（Arbiter）是关键组件，用于管理多设备或信号对共享资源（如总线、内存、I/O通道等）的竞争访问。通过确保公平和高效的资源分配，仲裁器提升了系统的性能和可靠性。本文将详细探讨仲裁器的作用、常见算法及其应用，并通过代码示例展示其实现。
UltraScale+系列模块化仪器，可以同时用作控制器、算法加速器和高速数字信号处理器
YEYUANGEN的专栏
06-09 406
该系列产品集成了功能丰富的 64 位四核/双核 Arm®Cortex™-A53和双核 Arm®Cortex™- 基于 R5 的处理系统 （PS）和Zynq®UltraScale™ 可编程逻辑 （PL）。基于 Xilinx Zynq UltraScale+MPSoC 的 FPGA 技术，采用 Xilinx Zynq UltraScale+，集成了多核 ARM Cortex 处理器、丰富的 FPGA 资源和高速 SerDes 通道。• 成熟的 FPGA 可编程逻辑 ，基于 IP 核的软件库。
RAM IP核配置
hhh123987_的博客
06-12 997
RAM IP核创建与测试
amba总线中axi的slave部分,用verilog实现的slave.
01-25
AMBA总线是一种用于系统级芯片设计的总线架构，而AXI（Advanced eXtensible Interface）是AMBA总线标准中的一种协议。AXI协议定义了芯片内部组件之间的通信规范，其中包括slave部分，用于处理外部设备对主芯片的请求。 利用Verilog语言可以实现AXI协议中的slave部分。以下是一个简单的例子： ```verilog module AXISlave ( input wire aclk, // 主时钟信号 input wire aresetn, // 复位信号 input wire awvalid, // 主写地址有效信号 input wire [31:0] awaddr, // 主写地址信号 input wire [2:0] awprot, // 主写访问属性信号 input wire wvalid, // 主写数据有效信号 input wire [31:0] wdata, // 主写数据信号 input wire [3:0] wstrb, // 主写数据有效位信号 input wire bready, // 主写响应就绪信号 output wire awready, // 主写地址就绪信号 output wire wready, // 主写数据就绪信号 output wire bvalid, // 主写响应有效信号 output wire bresp // 主写响应状态信号 ); reg [31:0] memory [0:1023]; // 模拟的存储器，大小为1024字（4KB） reg [31:0] data; // 在slave部分中存储数据 /* 生成主写响应 */ always @(posedge aclk or negedge aresetn) begin if (!aresetn) begin bvalid <= 0; bresp <= 0; end else if (awvalid && wvalid && bready) begin memory[awaddr] <= wdata; bvalid <= 1; bresp <= 0; end else if (awvalid && !bready) begin bvalid <= 0; end end /* 处理主写地址信号 */ always @(posedge aclk or negedge aresetn) begin if (!aresetn) begin awready <= 0; end else if (awvalid && bready) begin awready <= 1; end else if (awvalid && !bready) begin awready <= 0; end end /* 处理主写数据信号 */ always @(posedge aclk or negedge aresetn) begin if (!aresetn) begin wready <= 0; end else if (awvalid && wvalid && bready) begin wready <= 1; end else if (awvalid && wvalid && !bready) begin wready <= 0; end end endmodule ``` 这段代码实现了AXI协议的slave部分，包括接收主写地址、数据等信号，并将写地址和数据存储在模拟的存储器中，并生成相应的主写响应信号。 请注意，这只是一个简单的实现示例，实际的AXI slave模块可能需要更复杂的逻辑来处理各种情况以及其他信号。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值