【System Verilog and UVM基础入门4】程序和接口

已于 2024-05-31 16:41:30 修改
阅读量181 收藏 1
点赞数
分类专栏： 汽车芯片IC验证 SystemVerilog and UVM基础入门 文章标签： fpga开发
于 2024-05-31 16:41:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/TommiWei/article/details/139355801
版权

目录

方法task和函数function

接口

[System Verilog特性]

方法task和函数function

首先要明白一个事情！Task任务，是消耗时间的，函数function是不消耗时间的！

这样写看着是不是很高大上呢？此外，如果我们想修改时钟周期怎么办呢？这时我们可以在task clk_gen(int period)，然后再initial的clk_gen()中我们可以传入参数clk_gen(10)。这时就不能在继续延迟#5ns了！要替换成#period （10）代表的含义就是这时仿真的周期就是50MHz。

接口

了解本专栏 订阅专栏 解锁全文 超级会员免费看
做一个优雅的美男子
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
订阅专栏
【System Verilog and UVM基础入门4】phase机制
TommiWei的博客
08-08 124
一文看懂phase机制
【System Verilog and UVM基础入门2】知识菁华
TommiWei的博客
03-10 376
书山有路勤为径，苦海无涯苦作舟
【System Verilog and UVM基础入门8】约束
TommiWei的博客
07-22 508
SV约束常见方法整理
【System Verilog and UVM基础入门22】SVA语法
TommiWei的博客
01-09 721
父亲经常告诉我要夹着尾巴做人。
【System Verilog and UVM基础入门6】UVM寄存器模型
TommiWei的博客
02-22 2299
一篇文章帮助你掌握前门访问和后门访问
【System Verilog and UVM基础入门8】factory机制
TommiWei的博客
07-21 214
factory
【System Verilog and UVM基础入门23】SVA语法
TommiWei的博客
01-11 477
System verilog断言
【System Verilog and UVM基础入门25】Cadence工具的使用
TommiWei的博客
01-05 543
Vmanager使用第一讲
【System Verilog and UVM基础入门18】driver and sequencer handshake
TommiWei的博客
03-14 174
uvm语法，sequencer和driver
FIFO_UVM.rar_Giving_UVM_fifo uvm_system verilog_uvm fifo
09-21
fifo uvm this is total fifo tb with uvm including score board with total uvm_topology with test cases with rtl giving proper output
uvm_ref_system_verilog_nan_UVM_
10-03
实现UVM 验证平台，实现简易的verilog验证平台，包含参考平台，uart接口实现
system verilog 快速入门
01-26
system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门
Verilog and system verilog
06-02
Verilog and system verilog学习的好资料， Verilog and SystemVerilog Gotchas_101 Common Coding Errors and How to Avoid Them
verilog入门基础
07-31
入门基础语言，适合新手学习，覆盖基础知识内容，便于理解掌握
太速科技-FMC213V3-基于FMC兼容1.8V IO的Full Camera Link 输入子卡
Orihard_的博客
06-17 586
该板卡为了考虑兼容1.8V电平IO，适配Virtex7，Kintex Ultrascale，Virtex ultrasacle + FPGA而特制，如果要兼容原来的3.3V 也可以修改硬件参数。板卡支持1路Full Camera link输入，同时支持1路HDMI输出。
常用原语介绍
Pual_Georg的博客
06-17 173
在Xilinx的example（wavegen example）中看到他们的顶层模块的输入输出管脚都手动例化原语IBUF以及OBUF——工具也会自动给我们加上不必要自己加。
『FPGA通信接口』LVDS接口(2)硬件设计
余生芳华，灵魂共舞
06-21 948
介绍LVDS原理，介绍Xilinx器件对于LVDS的支持，介绍PCB布线LVDS信号遵循的原则。
基于OpenCV的人脸模型训练
最新发布
06-23
开发环境PyCharm Community Edition
system verilog的uvm_do和uvm_do_on
09-27
uvm_do和uvm_do_on是SystemVerilog中UVM（Universal Verification Methodology）库提供的两个功能强大的任务宏。它们的作用是在UVM测试环境中创建并执行并行任务。 uvm_do宏定义了一个在testbench中并行执行的任务。当我们需要同时执行多个与测试环境相关的任务时，使用uvm_do可以提高模拟的效率。uvm_do宏不会等待任务执行完成，而是继续执行后面的代码，从而实现并行执行。它的使用格式如下： uvm_do(task_name, task_parameters) 其中，task_name是要调用的任务的名称，task_parameters是任务中的输入参数。uvm_do不会返回任务执行的结果，因此无需等待。 uvm_do_on宏允许任务在指定的时间延迟后被触发。这个时间延迟是一个距离现在的时间差。uvm_do_on的使用格式如下： uvm_do_on(delay, task_name, task_parameters) 其中，delay是一个时间延迟的integer类型的参数，task_name是要调用的任务的名称，task_parameters是任务中的输入参数。uvm_do_on允许任务在指定的延迟后被执行，从而进行任务的同步。 通过使用这两个宏，我们可以在UVM测试环境中设计出更加高效和灵活的任务执行版本。使用uvm_do和uvm_do_on可以提高测试环境的并行执行能力，并通过任务同步控制实现更好的仿真时间管理和任务执行顺序控制。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值