VIVADO建立工程以及编译下载 新建一个文件夹创建工程RTL分析管脚约束周期约束生成比特流文件 新建一个文件夹 doc: 说明文件夹 prj: 工程文件夹 rtl: 代码文件夹 sim: 仿真文件夹 创建工程 创建一个工程 向工程中添加代码 添加约束文件 选择芯片型号 创建完成 RTL分析 打开rtl分析 查看原理图 管脚约束 选择引脚约束 查看原理图进行配置 保存后可以看到引脚约束文件,也可以直接添加管脚约束文件 周期约束 为了系统的稳定性,要进行周期约束 生成比特流文件