FPGA ——(二)VIVADO建立工程以及编译下载

新建一个文件夹

doc: 说明文件夹
prj: 工程文件夹
rtl: 代码文件夹
sim: 仿真文件夹
在这里插入图片描述

创建工程

创建一个工程
在这里插入图片描述
向工程中添加代码
在这里插入图片描述

添加约束文件
在这里插入图片描述
选择芯片型号
在这里插入图片描述
在这里插入图片描述
创建完成
在这里插入图片描述

RTL分析

打开rtl分析
在这里插入图片描述

查看原理图
在这里插入图片描述

管脚约束

选择引脚约束
在这里插入图片描述
查看原理图进行配置
在这里插入图片描述

保存后可以看到引脚约束文件,也可以直接添加管脚约束文件
在这里插入图片描述

周期约束

为了系统的稳定性,要进行周期约束
在这里插入图片描述

生成比特流文件

在这里插入图片描述

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

云影点灯大师

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值