Vivado工程创建、仿真、下载与固化全流程

最新推荐文章于 2025-04-19 12:10:38 发布
最新推荐文章于 2025-04-19 12:10:38 发布
阅读量5.5k 收藏 108
点赞数 13
分类专栏： # FPGA开发工具 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_48412658/article/details/132326969
版权
本文详细介绍了使用Vivado在XilinxArtix7平台上进行工程新建、RTL代码编写、Testbench设计、波形分析、引脚约束、bit流生成、JTAG下载以及程序固化全过程，是FPGA开发者的实用指南。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

本文以一个简单工程为例，介绍使用Vivado新建工程、代码的编写、Testbench代码的编写、波形仿真分析、引脚约束、生成bit流文件、通过JTAG将网表下载到开发板、程序的固化与下载全流程。

文章目录

1.新建工程

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

2.RTL代码的编写

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

3.Testbench的原理

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

4.Testbench代码的编写

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

5.打开SIMULATION观察波形

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

6.仿真波形分析

在这里插入图片描述

7.引脚约束

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

8.生成bit流文件

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

9.通过JTAG将网表下载到开发板

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

10.程序的固化

在这里插入图片描述

10.1 MCS文件的生成

在这里插入图片描述

10.2 BIN文件的生成

在这里插入图片描述

10.3 下载固化文件

在这里插入图片描述
在这里插入图片描述

参考文献

选自 野火《FPGA Verilog开发实战指南——基于Xilinx Artix7》

Vivado18.3-Vivado Simulator仿真 学习笔记
weixin_42151221的博客
11-30 1万+
本视频学习自正点原子ZYNQ领航者FPGA视频-P9 1.Vivado Simulator仿真简介 Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在Vivado IDE 集成的波形查看器中显示。Vivado 还支持与诸如ModelSim、Verilog Compiler Simulator (VCS)、Qu...
vivado软件基础操作
11-20
Vivado 软件基础操作是 FPGA 设计的基础步骤，包括语法检查、综合、约束输入、设计实现、下载、固化文件等步骤。下面是 Vivado 软件基础操作的详细知识点： 一、语法检查 在 Vivado 软件中，点击“Flow Navigator...
Vivado远程下载比特流到领航者开发板
qq_52033578的博客
11-23 1127
远程连接服务器进行verilog的开发编译及远程下载比特流到本地开发板
Vivado比特流生成、下载及板级验证操作步骤
最新发布
vortex5的博客
04-19 1173
工程创建 → 代码编写 → 仿真验证 → RTL分析 → 综合 → 约束添加 → 实现 → 比特流生成 → 下载 → 板级验证。通过仿真减少错误，板级验证确保功能实现。操作中需注意约束文件的准确性、硬件连接的可靠性以及代码逻辑的正确性。
vivado 创建工程
cckkppll的博客
01-08 1836
vivado 创建工程
Vivado创建工程步骤
A762268085的博客
03-06 1012
注意，此处不仅要确保端口一一对应，还需要保证Bank的电压值以及类型一一对应，不清楚的可以查看开发板原理手册。如果已经提前编写好了可以直接导入，也可以进入工程后再进行约束【在左上角的位置点击I/O Planning进行引脚的约束（即将代码的端口与开发板的端口一一对应）】通过片内逻辑分析仪（即片内的本身资源充当逻辑分析的作用，因此可以定制化，但是对于占用资源较多的工程，会导致出现资源不足以支撑片内逻辑分析的情况）第一个子选项代表不需要定义源码，若已经提前编写好了代码，则此处不需要勾选。
Vivado行为仿真基本流程（入门级）----- 以与非门逻辑功能为例
热门推荐
你看不到我在伤心的博客
03-24 2万+
目录Vivado简介建立工程 Vivado简介 Vivado设计套件是FPGA厂商Xilinx开发的一套集成设计环境，该设计套件功能强大，目前最新的为Vivado Design Suite - HLx 2020.2版本。1 Vivado集成了仿真工具，不像Quartus不自带仿真工具，需要借助第三方仿真工具如Modelsim来查看仿真结果。本设计流程采用的版本为Vivado 2017.4。安装包放在百度网盘内，有需要下载的小伙伴请自取：链接：https://pan.baidu.com/s/1HVIqs1FE
vivado创建工程流程
weixin_45902176的博客
07-12 3912
vivado工程创建流程
Vivado实现BPI与SPI Flash固化流程详解
在实际应用中，Vivado作为强大的设计工具，支持灵活的设计迭代与固化流程，为设计者提供了极大的便利。无论是BPI还是SPI，Vivado都能够生成相应的编程文件，并支持多种编程方式，确保设计者能够根据项目的具体需求来...
vivado_flash烧写过程详解
07-06
在Vivado环境下进行FPGA固化的教程通常会提到，烧写到FLASH中的程序（bit文件）需要在工程目录下与.mcs文件保持一致，如果bit文件发生变化，则相应的.mcs文件也需要更新，以避免固件不一致的问题。
关于仿真时正常工作，程序固化后去不能工作的几种可能
08-04
然而，有时候会出现一个棘手的问题，那就是程序在仿真环境下能够正常工作，但一旦固化到单片机中去却不能正常运行。这个问题可能由多种原因导致，以下将详细列出一些常见的原因，并提供相应的解决方案和预防措施。 ...
Vivado里程序固化详细教程.docx
05-11
Vivado里程序固化详细教程,
Vivado 2017程序固化教程
08-16
本文档详细介绍了Vivado开发环境下的FPGA程序固化，是Vivado初学者学习掌握Vivado开发环境下的FPGA程序固化的一个很好的教程
430关于仿真时工作正常程序固化后却不能运行的几种情况
09-05
时序不合理可能会导致程序不能正常工作，例如仿真器上大多是手动复位，与 RC 充电时间无关，而固化后运行，如果 RC 充电时间太短，就会复位不可靠甚至不能复位。 （12）外围硬件的设计不合理 外围硬件的设计不合理...
Vivado建立新工程详细步骤(vivado 2016.4)
syrg520的博客
08-28 4301
1.新建工程选择Greate New Project,点击NEXT，（打开已经建立好选择Open Project） 2.这里写工程名及工程路径 3.选择RTL级工程 4.选择自己使用的ZYNQ型号，然后finish 5.添加文件 6.此处选择建立设计文件，再选择建立约束文件，然后新建文件或者添加已经相应建立好的文件（如需其他文件也可相应建立） 7.新建文件后，写文件名 8.点击OK,再点击Yes.（此处添加输入输出引脚，也可以在文件中自己编写） 9.到这里，新工程的建立完成 ...
Vivado程序固化
2203_75345038的博客
07-31 2410
首先打开SDK，单独打开的SDK的方法如下图所示。
Vivado中程序固化教程
ting_qifengl的博客
02-15 9458
对于FPGA开发者，都会遇到这样的一种情况，就是下载到板子中的FPGA程序会随着板子掉电而消失再次上电，又要重新编译下载程序。在程序调试阶段还可以接受，但在程序版本固定后使用起来就会非常不方便。这就需要用到固化程序这一操作，就是将FPGA的配置文件烧写到板载Flash中，实现上电自启动。具体固化步骤（纯verilog工程，不涉及SDK）请往下看啦！
vivado仿真
AI_vvv的博客
12-05 1万+
Verilog的代码编写完成了，代码是否正确，需要经过仿真的验证。 打开FreDivDou的工程， 仿真 点击Sources中的“+”， Add Sources 选择添加仿真文件，点击“Next”， Add or Create Simulation Sources 点击“Create File”， Create Source File File Type选择Verilog，File name填写仿真文件名称，点击OK， ...
VIVADO仿真
ed25137667的博客
12-28 1086
vivado仿真可以使用vivado单独仿真，也可以利用第三方软件（常用的modelsim）进行联合仿真，一般来说，vivado自带仿真可以满足小工程的仿真，对于一些特殊应用，如如需要看模拟波形，大量的图像算法仿真还是可以用modelsim，vivado自带仿真存在许多bug，在小工程看不太出来。vivado建立完工程后，可以在source文件夹下添加仿真文件。VIVADO自带仿真用法。
vivado固化
03-12
### Vivado 固化操作指南 在使用 Vivado 进行固化操作时，通常指的是将设计配置到 FPGA 器件上并确保其稳定运行的过程。以下是详细的固化操作流程以及常见问题的解决方案： #### 设计准备阶段 为了确保固化过程顺利，在开始之前需要完成一系列准备工作[^1]: - 完成 RTL 编码和仿真验证 - 综合、实现并生成比特流文件 (.bit) ```bash write_bitstream -force design.bit ``` #### 配置器件 通过 JTAG 或其他接口将比特流加载至目标板卡上的 FPGA 芯片中[^2]: 对于基于命令行的操作可以执行如下指令： ```tcl open_hw connect_hw_server current_hw_target [get_hw_targets */xilinx_tcf/Digilent/*] set_property PARAM.FREQUENCY 6000000 [get_hw_targets */ open_hw_target current_hw_device [lindex [get_hw_devices] 0] refresh_hw_device -update_hw_probes false [current_hw_device] set_property PROGRAM.FILE {/path/to/design.bit} [current_hw_device] program_hw_devices [current_hw_device] close_hw_target disconnect_hw_server close_hw ``` #### 解决方案汇总 当遇到无法成功固化的状况时，可以从以下几个方面排查原因并采取相应措施: - **硬件连接异常**: 检查 USB 数据线是否完好无损；确认下载器驱动已正确安装。 - **版本兼容性冲突**: 使用与项目相匹配的软件版本来打开工程文件，并重新编译整个项目。 - **电源供电不足**: 确认开发板接收到足够的电力供应。 #### 日志分析技巧 如果仍然存在难以定位的问题，则可以通过查看综合报告(.rpt) 和日志文件(logs)，寻找潜在错误提示信息以便进一步诊断[^3].
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值