FPGA的电平标准

FPGA的电平标准

标准介绍

TTL:三极管单端输出(FPGA板子上的IO电平标准) 几十MHZ
CMOS:MOS管单独输出,功耗低,翻转快(<150MHZ)

LVDS:低压差分信号
LVPECL:高速差分,PECL差值更大,干扰更强,速度大于LVDS
当外部电平输入为LVPECL,而FPGA是LVDS时:硬件需要使用电阻网络将LVPECL转换为LVDS.

TMDS:差分,针对HDMI视频传输.
要求10bit 数据串行通过端口

SSTL,HSTL:专用于DDR存储器的单端标准

单端:信号由一根导线输出。
差分:信号由两根导线输出,理论最高2G,实际300~400MHZ。
在使用LVDS时,BANK供电一定要为2.5V或1.8V,如果为3.3V则只能使用接收功能。

  • 7
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

云影点灯大师

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值