AXI知识点总结（3）：补充信号握手的依赖关系

最新推荐文章于 2024-07-02 10:03:28 发布
最新推荐文章于 2024-07-02 10:03:28 发布
阅读量906 收藏 3
点赞数
分类专栏： FPGA的入门学习笔记 文章标签： 网络 fpga开发 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Tulip__/article/details/129041237
版权

读事务：双箭头表示只有在肩头起始的信号拉高后才可以拉高，存在依赖关系，单箭头不存在依赖关系。

写事务：

WVALID是主机发出，WREADY是从机发出。

BVALID是从机发出的，表示写响应通道信号有效，BREADY是主机发出，表示接收写响应通道上的传输

主机不可以等从机拉高AWREDAY和WREADY在拉高主机的AWVALID和WVALID，从机可以在主机拉高AWVALID和WVALID之后或者之前就拉高AWREADY。

从机必须在主机拉高WVALID和WREADY之后，才可以拉高BVALID，从机必须等待主机拉高WLAST之后，才可以拉高BVALID。

 

相比于AXI3而言，AXI4和AXI5多了一个在AWREDY拉高后才可以拉高BVALID。

同时也还是注意，在BVALID拉高之前，应该等待WLAST（表示最后一次传输数据）的触发

Fairy Blossom
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
AMBA AXI3中文协议详解
03-06
AMBA AXI3中文协议详解
AMBA-AXI3-v1.0协议中文完整翻译.pdf
09-02
AMBA AXI3 协议中文完整翻译 AMBA AXI3 协议是 Arm 有限公司开发的高性能、低延迟的总线协议，主要应用于系统-on-Chip（SoC）设计中。该协议的主要目标是提供高带宽、低延迟的设计，满足各种组件的接口要求，并且向...
AXI4协议 5个通道间的关系
意大利炮修理师的博客
04-19 1265
注意 这个额外的依赖性反映了。
AXI协议容易忽视的细节
qq_42196515的博客
10-20 2615
AXI 传输容易忽视的细节
AXI总线（一）：握手机制
keilzc的博客
06-29 7354
首先感谢知乎用户ljgibbs的文章，本文部分摘自《深入 AXI4 总线（一）握手机制》，主要用于自己查漏补缺。 原文链接：https://zhuanlan.zhihu.com/p/44766356 1 双向流控制传输速率 VALID/READY 机制作为一种双向流控机制，可以使发送接收双方都有能力控制传输速率。 发送方置高VALID信号表示发送方已经将数据，地址或者控制信息放到...
AXI总线数据依赖
rosemaryandthyme的博客
07-29 757
AXI总线数据依赖
AXI协议介绍
guizushenge的博客
10-31 52
注意在AXI3中没有定义BVALID与AWVALID,AWREADY之间的关系，也就是他们之间是没有关系的，但是实际设计的时候，我们也会指定BVALID在他们之后有效，因为如果地址是无效的，对应的后面写数据与写响应都不应该有效。设计注意点：对于协议中没有相互依赖关系的信号，在设计的过程中不要设计成有依赖关系的逻辑，这样很容出现master设计与slave都出现等待对方信号有效的情况，造成逻辑上的相互等待。双箭头表示两个信号之间是有依赖关系的，必须要等前面的信号有效之后才能使能后面的信号。
AXI总线，AXI_BRAM读写仿真测试
hy_520520的博客
08-06 6897
平台：vivado2017.4 芯片：kintex-7 xc7k325tffg900-2 (active) 准备学习AXI总线。那就从最简单的AXI BRAM学习开始。 新建BLOCK MEMORY GENERATOR，选择接口类型AXI4，这里选择simple Dual port ram。数据位32位，数据深度1024。模块的例化部分如下。 首先需要明白使用AXI封装的RAM的各个接口的作用。AXI总线是一种多通道传输总线，地址，数据，写数据，握手信号。在不同的通道中发送。这是AXI_BR.
AXI总线协议时序
热门推荐
yundanfengqing_nuc的专栏
02-13 1万+
由于ZYNQ架构和常用接口IP核经常出现 AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。 (1) AXI_LITE协议： （ 1） 读地址通道， 包含ARVALID, ARADDR, ARREADY信号； （ 2） 读数据通道， 包含RVALID, RDATA, RREADY, RRESP信号； （ 3） 写地址通道， 包含AWVALID， AWADDR...
浅谈AXI总线
kunkliu的博客
01-09 2734
从接口的响应信号s_axi_bresp[1:0]用2‘b00表示数据信道的数据写入成功，即OKEY，从机接口发出的s_axi_bresp响应信号 的有效信号s_axi_bvaild为1时才表示响应有效。，准备写入数据，将待写入的数据置于s_axi_wdata总线上（s_axi_wstrb表示写入选通吸信号，默认为11，表示写入数据均可用），并将s_axi_wvalid置为有效（拉高），表示数据已经在信道上等待从机发出的写入响应信号，进而写入从接口。
axi-bfm:AXI3总线功能模型（主从）
05-09
AXI3总线功能模型（AXI3 Bus Functional Model，简称BFM）是设计和验证基于AXI3接口的系统时的重要工具。AXI3是一种高级接口标准，由ARM公司提出，广泛应用于数字集成电路设计中，特别是在SoC（System on Chip）设计...
Axi-Lite-SVA：axi lite slavesmasters的断言属性文件
02-17
- **时序约束**：断言会检查所有信号的时序关系，确保满足AXI Lite协议规定的边沿和时钟域转换。 - **事务完整性**：验证从开始到结束的整个事务过程，包括地址的建立时间、数据的保持时间以及握手信号的正确性。 ...
Xilinx: AXI 总线参考文档
08-21
3. AXI4-Stream：专为单向数据流设计，常用于视频处理等应用。 4. AXI4-Full：AXI4的扩展，增加了中断和错误处理功能。 5. AXI4-MM：AXI4的存储映射版本，用于主设备和存储器之间的通信。 文档"ug761_axi_reference...
AXI4总线-axi-full-slave IP程序解析
weixin_39871104的博客
05-05 868
axi_slave_ip代码仿真解读
AXI 系列 之 AXI概述
weixin_45850539的博客
11-09 4457
AMBA的演进以及AXI介绍
FPGA_HP：AXI4的学习与使用1——基础知识积累
光年之外
01-21 2468
目录引言基本概念AXI Interconnect握手协议突发式读写其他 引言 本部分解决Zynq里的一个麻烦点——AXI4协议。在AMBA的发展史上，其诞生于AMBA4，由AXI3发展而来。AXI3一般在PS端内部的外设间通信常见，而AXI4在PL端自己设计的模块间通信很常见，而PL与PS的通信，常常使用AXI4（后续只针对AXI4），若PS的接口只支持AXI3，也有专用的协议转换接口，很方便。 本技术文，仅记录学习中的一些笔记和心得，尽量做到将AXI4的东西覆盖掉，但一些很常见的，全网都有的，也不会过多
s_axis_tvalid、s_axis_tready、m_axis_tvaild、m_axis_tready学习理解
qq_49959714的博客
06-14 2602
tready、tvaild之间的关系
AXI协议详解(3)-通道握手
zj907638274的博客
10-26 1781
本章描述了主/从握手过程，并概述了 **READY** 和 **VALID** 握手信号的关系和默认值。
windows网络进阶之listen参数含义
最新发布
m0_62681656的博客
07-02 795
在Windows网络编程中，在使用TCP时，listen函数它是一个重要的关键的步骤，使得套接字能够接收传入的连接请求，下面我主要通过实战案例讲解listen参数的含义。注：本章是一个进阶篇，前提是能够掌握基础windows网络编程概念。二、listen参数1.SOCKET s这是一个已绑定（通过bind函数）的套接字,作用用于接收客户端的连接请求。这个参数比较好理解，我们重点讲解第二个参数。挂起的连接队列的最大长度。
axi_dma_0: dma@40400000
05-31
axi_dma_0: dma@40400000 是在设备树中定义的一个AXI DMA控制器的节点名，对应于物理地址为 0x40400000 的 AXI DMA IP。这个节点名通常由Xilinx DMA库（libdma）用于在Linux中使用DMA控制器。在设备树中，AXI DMA控制器节点的描述包含了AXI DMA控制器的配置和参数信息，例如： ``` axi_dma_0: dma@40400000 { compatible = "xlnx,axi-dma"; interrupt-parent = <&intc>; interrupts = <0 54 4>; reg = <0x40400000 0x10000>; xlnx,include-sg="true"; xlnx,max-transfer-len=0x1000; dmas = <&axi_dma_0 0>; dma-names = "s2mm", "mm2s"; }; ``` 以上描述中包含以下信息： - compatible：指定设备的兼容性字符串。 - interrupt-parent 和 interrupts：指定DMA控制器的中断信息。 - reg：指定DMA控制器的寄存器地址和大小。 - xlnx,include-sg 和 xlnx,max-transfer-len：指定DMA控制器的配置参数。 - dmas 和 dma-names：指定DMA通道的信息。 在Linux中使用AXI DMA控制器时，需要将AXI DMA控制器节点名和DMA通道名传递给DMA API函数，以便正确地配置和使用DMA控制器。例如，使用Xilinx DMA库（libdma）中的xdma_transfer函数可以在Linux中使用AXI DMA控制器进行数据传输。 请注意，AXI DMA控制器的具体配置可能因硬件平台而异。在使用AXI DMA控制器之前，请确保您已经正确地了解了硬件平台的AXI DMA控制器的规格和配置。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值