福州大学920实验室 FPGA专栏
作者:丁永强
时间:2021.3.29
维护者: 永强(版块维护),诺辉,黄萍,小勇,学伟、玲锐、润熠
1.开发板学习
1.1.DE-10开发板学习
DE-10开发板 FPGA SOC学习(一) 准备阶段
DE-10开发板 FPGA SOC学习(二)跑例程
DE-10开发板 FPGA SOC学习(三)GHRD工程简单的二次开发
待更新。。。
1.2.zcu106开发板学习
待更新。。。
2.Verilog仿真学习
2.1.modelsim仿真
2.1.1.脚本仿真
modelsim(一)仿真源代码
modelsim(二)带IP核工程仿真
modelsim(三)带头文件仿真
待更新。。。
2.1.2.软件使用
待更新。。。
2.2.vcs仿真
vcs学习(一)工程建立
待更新。。。
2.3.测试代码编写
verilog测试代码(一)读写文件数据
待更新。。。
3.Verilog学习
3.1.基础知识
FPGA模块例化以及输入输出端口定义
verilog条件编译:ifdef
endif
3.2.设计方法总结
3.1.超前进位加法器门电路级 verilog代码设计
3.2verilog检测模块外部信号下降沿,边沿跳变设计方法
FPGA设计之折叠思路
待更新。。。
3.3.跨时钟域设计
FPGA CDC跨时钟域设计学习(一)亚稳态
FPGA CDC跨时钟域设计学习(二)快时钟域同步到慢时钟域
待更新。。。
4.时序约束
待更新。。。