WLSR0922的博客

原创 【无标题】

缓冲器的抖动和相位噪声敏感度取决于信号摆幅和结构，输入信号摆幅越高越好，输入转换速率越高，相位噪声抖动越低。系统层面看，较高的输出转换速率也有利于提高系统抖动相位噪声性能，较高的输出负载有时会降低性能。测量的时钟缓冲器是同相的，所以测试输入和输出波形的上升沿来计算传播延迟。通常分配给并联的ADC来实现更高的分辨率。输入到输出的传播延迟TPD对系统时序很重要，较高的传播延时可能会导致较长的设置时间或限制最大工作频率。功耗取决于缓冲器使用的架构类型：电压模式的功耗随工作频率的增加而增加（CMOS就是）；

原创 OP电路故障排查项

原创 VNA测量群时延的方法

校准完后Delay显示fs级别，证明是0长度的。与标准件值进行对比可以判断测试是否正确。注意群时延是针对宽带信号的指标，对单音信号没有意义。3.频率范围和扫描点数设置。4.群时延孔径设置11。

原创 VNA校准补充知识点

降低校准对校准件精确参数的依赖（根据校准件方式不同可选用LRM/LRL）。上面建立了10个等式，计算得到8个误差项。2.SOLR（未知直通校准，要求1.被测期间必须互易S21=S12；2.被测器件的衰减不大于40dB）1.增强型频响校准（比SOLT简单），适用于器件的单向测量（S11,S21）双端口校准中，SLOT已知直通校准；SLOR未知直通校准；3.TRL校准（适用于非同轴和高频率条件下）

原创 三阶交调小知识点

原创 VNA测试滤波器

可使用E-cal或传统Open/Short/Load/Thru。

原创 矢网如何进行混频器测试

VNA标量混频器测试不能对群时延进行测量，如果需要则进行矢量混频器测试就可以测量群时延。功率校准（功率探头连接到端口1）3.S参数校准（Open/Short/Load/Thru）2.1校准设置（1.DUT连接2.校准件）端口3/4设置为本振信号输出。2.2功率校准（1.射频2.中频）

原创 LNA噪声系数测试

频率：6GHz-26.5GHz。需要外接噪声源，并且需要知道超噪比。连接噪声源到端口2，然后点击测量。3.VNA输出功率电平设置和输入功率电平设置。1.VNA设置在冷源法噪声特性测试。2.设置线性扫描和频率范围。6.常规SLOT校准。

原创 如何消除夹具的影响？

2.TRL（在跟夹具匹配的PCB上，做1/4波长传输线来把夹具影响补偿掉）3.AFR/ISD（做两倍Thru或一倍Open）1.夹具厂商给出SNP文件，可以直接用来去嵌入。

原创 TRL校准和De-embedding的区别以及如何操作？

Fiture的性能可以在测试前利用TRL校准件移除掉，但是TRL的步骤比较繁琐或者说TRL校准件（包含直通、反射、多条Line）很难设计(如果做到很高的频率对设计和加工制造的要求都很高)，此时可以选择只做一根2x Through（直通件），然后在SLOT校准的基础上，再利用仪器的De-embedding功能进行对Fiture的去嵌入。1.进行De-embedding前，需要做SLOT校准，将仪器和Cable的影响去除掉，可直接调用之前的存档覆盖。De-embedding可以用于夹具不相同的情况。

原创 【无标题】

因为SLOT校准只到Cable的端面，如果需要去除测试时后面加装Fixture的性能影响，移除这一影响有好几种方法，下面介绍TRL校准。TRL的校准端面就是到Fixture的末端，这是在测试前做校准的方法，测试结果直接就是DUT的性能。TRL校准件需要自行设计，并且在矢网里创建相应的TRL校准件。继续创建Line件。通常需要多个Line件，Line件需要的数目是根据需要校准到哪个频率决定的。接下来进行TRL校准，点击Cal，然后Start Cal并根据端口数选择校准端口，注意四端口的校准时间会比较长。

原创 矢网如何测量时域阻抗

1.为DUT选择合适的探测工具（如果是成熟的产品PCB板，探测点为PIN或者过孔时，此时需要选择对应的Prober，下图是测量差分信号的Prober）移除测试电缆，调整起始时间，等待阻抗稳定后，如下图marker点才是正确的起始时间。Cable不接任何东西，待时域阻抗稳定后，打上参考时间marker。单端Trace的或者过孔时Prober如下。以下演示区间阻抗显示的功能（类似TDR）然后接上DUT，观看完整的阻抗时间。那么如何区别待测物的起始时间呢？4.如何确定时域中实际待测物的阻抗起始时间。

原创 S参数测试实操

1.两端接Cable，力矩扳手锁死。3.打开和关闭S11\S21等。Line1作为DUT进行测量。2.设置开始和截止频率。

原创 SLOT校准

接Thru时，S21实际上引入了Thru校准件的损耗，仪器本身以及两根Cable损耗已经补偿了，所以损耗值没有大的波动点、只需要在Thru的标称值之内就可以判断正常。此处校准这一操作就是来消除系统误差的。2.系统误差（固定的）。比如测量设备和测量方法、测量条件的不稳定引起的。1.随机误差（随机的）。比如温度的剧烈变化、电磁场的突然变化。1.根据Cable选择校准件规格（注意校准件分为公母两套的）以下演示两端口的校准，因为四端口步骤一致，只是时间更长了。以下是SLOT校准的基本步骤。

原创 高速信号测试涉及的矢网知识以及设置

3.中频带宽（中频滤波器的带宽，设置带宽值可以减小系统噪声，从而提高测量精度）1.起始和截止频率设置。

原创 如何判断矢网满足项目测试的要求？

2.端口数量（测定差分信号的插损或两对差分信号之间的串扰时，至少需要四个端口。端口越多，测试速度越快。端口数量不够可以通过开关卡来解决）（注意最高频率越高，最低频率也会越高，不适合VRM这种S参数的测定）4.功能越多越好（频域S参数、时域阻抗（需另外购买TDR选件））3.动态范围（底噪需关注，决定了测量精度）1.2.3决定了矢网的性能。1.正弦波信号发生器（即信号源）2.信号分离器件（定向耦合器等）以下列出需要关注的参数指标哦。

原创 【无标题】

需要对器件的散热路径和材料进行建模。散热路径是裸片发热由封装和PCB传输到散热器。确定器件连接处的温度必须计算散热路径中的热阻，利用热阻和热流才能计算出结温。本分析忽略了 散热路径至环境空气的温度，因为对于具有金属块的 LFCSP和法兰封装，θJA要远大于θJC。每个散热路径都需要使用公式1计算对应的热阻。以上来自应用笔记AN-1604,本章仅做学习处理。TPKG表示 封装底部的温度，TSINK表示散热器的温度。下面给出常见材料的热导率。下面是器件和PCB环境的热模型。下图是热模型的等效热电路。

原创 PA的热设计基础知识1

Pdiss=89.4W-636mW/℃*10℃=83W,使用这一Pdiss，可以计算225℃的结温，Tj=Tcase+θjc*Pdiss=95℃+1.57℃/W*83W=225.31℃。如果Tcase=75℃，Pdiss=70W，那么Tj=Tcase+θjc*Pdiss=75℃+1.57℃/W*70W=184.9℃。实际器件的热阻比较复杂，与温度呈现非线性的关系，这里引出等效热阻的概念，等效热阻是对期特定条件下获得的。如果已知材料的热导率，采用下面公式可以计算材料单位体积的热阻θ（单位是C/W或K/W）

原创 想起来写啥就写点啥吧

等式左侧是修正后微带线的长度；上图是PCB上导波波长的计算公式。微带线转角修正公式如下图。

原创 用TPS40210设计BOOST电路的学习

(首先确定VFD，即作为整流二极管的肖特基二极管的正向导通电压)(Ipp纹波选为最大输入电流的30%)3.整流二极管的选择。6.电流感应和电流限制。8.开关MOS管的选择。10.误差放大器补偿。12.软启动电容选择。Page25 example学习。

原创 分布参数阻抗匹配网络设计

图四 小技巧：为了电容性质突出，可以降低阻抗，另外修改电长度为35，或者1/4波长，这两个方法可以互相搭配，用于节省布局空间。图十六 需要注意的是SnP是没有FOOTPRINT的，可以通过放置MGAP来设置两个微带间的间距。图七 需要注意是否在源和负载端需要安装设备，那么就需要串联微带来满足宽度要求等。图十二 小技巧：避免重复进入菜单调用LinCal，可以设置对应热键在菜单栏。图三 小技巧：默认传输线阻抗都是50Ω，提高阻抗可以表现得更接近电感。再次进行仿真，过孔报错的解决方法，更改为Lumped。

原创 宽带与多级阻抗匹配设计

图二十五 修改S11\S22为-20dB后优化，并且修改元件优化范围。图十四 进行负载端匹配，负载阻抗由图十三可知。图二十二 整体模拟，阻抗不满足，需要进行优化。图十一 还需要考虑用途和可实现性。图十五 可以看到驻波带宽比较窄。图十二 查看匹配到的阻抗原理图。图二十三 带通匹配优化变量设置。图二十一 进行阻抗匹配准备。图七 两SnP级联原理图。图十三 匹配到50Ω附近。图三 SnP模拟原理图。图十九 多级阻抗原理图。图四 SnP模拟结果。图十六 优化驻波带宽。图十七 优化变量设置。图二十四 优化后结果。

原创 Smith圆图和阻抗匹配基础

这里需要思考一个问题，如此宽的带宽内，如何确保负载阻抗没有变化呢？图十七 源复阻抗到50Ω负载，注意Source是复共轭，此时匹配始终从负载往源移动。图二十 复阻抗源到复阻抗负载匹配，一般是多级放大器设计或者多级电路设计常见。图十二，串联电感在电感一侧顺时针转动；图十六 现在为了补偿电感的Q值，可适当加大电感值，减少电容值。图十四 在5GHz处电感默认很高Q，实际一般Q=20。图二十四 宽带阻抗匹配，2GHz带宽，Q=f0/B。图十五 一般电容很高Q，低值电容可设置Q=500。图十，更新源和负载阻抗后。

原创 ADS AUTOMATIC EM COSIMULATION

以上都是根据集总元件的定义来的，可以看到在图十六中，蓝色矩形就是区域引脚定义。此处需要注意集总元件和布局已经集成在一块了，但是只有对集总元件值进行优化，如果布局也是参数化的，也是可以进行优化的。注意到图十七中的emCosim，其中包含了电路组件的信息，接下来就是进入emSetup来生成Symbol了，如图十八。图二十是TestBench， 并且需要选择layout的正确视图，如图二十一。在生成的新的Cell下可以看到在集总元件位置自动分配了PIN脚，如图十五。现在看下布局和集总元件集成的原理图，如图三。

原创 ADS EM Circuit Cosimulation

现在的区别是创建SYMBOL时， 默认是SCHMATIC，需要选择为Layout，如图十二就是Layout视图。上面介绍的是天线，下面将介绍射频电路的设计，比如无源网络设计：滤波器、功分器等，甚至有源设计：放大器、混频器等。如图十介绍了简单的低通滤波器，图十一是其结果。在执行联合仿真前，需要设置两项：1.如图二，即启动仿真时保存EM模型，模型会保存EM分析的结果；新建原理图仿真如图十三所示。仿真完成后点击EMMODEL，可以看到一些中间结果，如图七。完成上面两个步骤后，可以进行模拟仿真了，如图六。

原创 ADS Layout—Part 2

需要注意的是制造这种PCB时，有可能由于非线性模型或者加工误差的原因，导致实际性能不如仿真性能，所以需要一些灵活调整电路的部分，可以在后期放置铜带或者尝试改变线路的阻抗使得实际性能满足要求。可以使用Tlines-Mcrostrip中的传输线元件绘制偏置线或者使用徒手绘制Inert Trace，设置如图十七，绘制的时候需要Grids打开，并且设置精度为1mm。注意到输出还有长短路枝节，可以进行同样操作，注意创建平行枝节的时候，最少要超过基板高度的五倍，基板就是信号层到接地层的距离，不包含接地层的厚度。

原创 ADS Layout-Part1

方法一单击且OK后如图四，这意味着原理图中的器件没有PCB封装信息，所以需要在原理图中将器件转换为带有PCB封装信息，这一步可以创建自己的封装并附加到原理图器件中去。先前的方法同样导致SnP在布局中不显示，这种情况下可以留有足够距离的空间在输入和输出侧的阻抗匹配微带之间，或者自行画出器件的封装，但是这会导致布局和原理图之间没有关联性，下面来介绍其他方法。并且原理图中的所有器件都已经高亮显示了，如图二十四，此时在原理图中选择后，切换到布局显示窗口就会出现器件PCB封装，如图二十五、二十六。

原创 关于LOAD-PULL

模拟仿真需要注意的是PA的增益曲线，注意取决于为负载选择的反射系数，如图十三右下角矩形显示，可以看到输出功率的增益不同，相关增益也不同，这反映了现实情况即晶体管不会再设置的区域为所有负载反射提供恒定的增益，所以设计PA时，需要多次执行此类负载牵引分析，来找出什么反射系数可以提供最佳功率和增益，同时避免放大器进入深度压缩。图二模拟后结果如图三所示。下面讨论如何以图形的方式来选择所需要的负载，而不是考虑潜在区域和想要运行的区域，所以这会简化LoadPull,有助于了解最终想要运行LoadPull的区域。

原创 ADS新TIPS增加

假设某二阶滤波器批次性能表现不一致，可在ADS中进行MONTE CARLO对元器件精度影响进行分析，然后进行SENSITIVity分析哪些元器件的影响因子更大。

原创 Power Amplifier Design

本教程系列的目标是演示从一个简单的设备到一个最终的功率放大器布局，该布局已经过验证，适用于单音双音以及调制信号分析，包括执行数字预失真或dpd到获得你的pa需要的正确规格。第三部分进行调制信号分析，因为当今使用的波形具有非常高的功率比和更高的峰均比压缩，这有助于了解功放在调制条件下的实际性能表现。第一部分结束后，可以获得需要的源和负载阻抗。以下是教程系列说明介绍。

原创 可变功率放大器

晶体管的输出功率是通过控制输入功率电平和晶体管的D/C的I/V来改变的。一旦输入功率电平较低使得晶体管无法工作在饱和点，会导致Pout和PAE随输入功率电平的减小而减小。改变晶体管的输出功率最常用的是改变Vd/Vc，但是改变会导致晶体管的输入/输出阻抗的变化，进而影响相关的G\G-flatness\B。输入端添加可变衰减器用来衰减输入功率电平也能实现输出功率的减小，并且晶体管工作在饱和点以下，线性度更好，G-flatness更佳，但是对于HPA而言，会导致PAE下降。

原创 可变增益放大器

FET/HEMT的放大器可以通过控制Vg来改变其增益。但是Vg的改变会导致晶体管输入输出阻抗的改变，导致原始偏置条件的改变，进而影响G-flatness，B和IP3等，这一问题可以通过平衡结构或反馈/分布结构来校正。此外，需要注意的是G不随Vg线性改变的特性，需要通过级间插入可变衰减器或者4~6bit数字控制的开关衰减单元来实现G随Vg线性改变。开关衰减单元：小型(0.5dB~1dB)衰减器可通过集成FET实现；可变衰减器：它的引入会带来其他参数的变化，例如NF\IIP3\OIP3\Pout\PAE。

原创 关于RF放大器的参数

k是玻尔兹曼常数，T是开尔文为单位的电阻噪声温度，B是Hz为单位的噪声带宽，以上公式在毫米波以上频率范围不成立，此时的噪声功率会降低。以上不包含电阻值大小的影响，但是当源和负载电阻的比值不等于1时，实际传输到负载电阻上的噪声功率的大小就会减小，所以设计LNA时，就是在器件的输入端产生一个失配来降低源噪声。放大器参数有很多，例如f，B，G，NF，Pout，P1dB，输入输出VWSR，PAE，IMD(交调失真)，ACPR(邻信道功率比)，DR，PN，Stablility和Reliability。

翻译 如何设计E类射频功率放大器

尽管E类放大器因为效率高很受欢迎，但是设计挑战也不会减少，也是需要进行一些设计权衡，这一困难是需要提前有准备的。 本章包含E类功率放大器工作的基本理论；普遍使用的设计方程；随后，综合了一个接近理想的E类电路，并且使用基本的仿真模板对其进行仿真。在演示如何将这一理想的电路拓扑转换为更实际的电路。其中的分析是前面视频提到的概念和技术，可以在前面的文章找到。本章展示了一种设计E类功率放大器的好方法，并且为了验证这一说法，提供了针对自主开发的GaN模型和Cree的商用GaN MMI

翻译 如何设计A\AB\B类射频功率放大器

实际晶体管的这些曲线的开启部分本质上符合指数型或者平方律型，但是如果要实现典型的功率放大器波形，这些区域还需要进行理想化 ，这也就是实际条件下很难达到理想工作状态的部分原因之一，如图五、六。同时电流将在该点附近摆动，但是摆动不一定是对称的，所以此时需要假设就是一旦电流达到零，在电压摆动达到V-max时，电流都将停留在零点。仿真后数据显示窗口如图二十三，可以通过滚动条来改变输入功率，并查看时域电压和电流波形，还可以查看实际的射频负载线、经过整流后的输入信号，以及所有输入功率条件下完整功率压缩曲线。

翻译 第7部分，电路举例：结合第1~6部分

图十表明NDF实际包围了——因此电路是不稳定的 ，这种电路的不稳定性取决于功率——意味着改变输入功率的同时，结果也会改变，现在就来演示这个结论——首先让Pin很高=27dBm，这时候可能会认为放大器非常不稳定，但是重新运行模拟后发现实际上电路稳定了。实际上上述结果并不代表放大器很稳定，通过仔细查看原理图，发现在图十五中并没有模拟反馈环路——所有都连接到了理想地，并且电路中的任何地方都没有传输线的耦合，这个在高频设计中是需要额外注意的，特别是任何时候的环路增益值很低，都需要考虑这个可能性。

翻译 第6部分，统一仿真方法：WS-Probe

好吧，我们可以针对所有不同的情况这样做，但我只想在这里考虑一个，那就是 Osctest——对于小信号，这真的很容易——记住有一个内置的 组件，我只是把它放在电路中，如图三十二。并在谐波平衡中做到这一点 ，我必须进去并指定一个小信号扫描，如图三十四，我还去掉了其余的功率扫描，如图三十五，所以我们只打算在一个功率点上分析它——然后我运行了模拟。现在在这个结果中，我们在输入节点上进行了注入，但您也可以在不同的节点上进行注入，例如，您可以在带有探针的输出端进行注入——因此我们将在计数中再添加两个模拟。

翻译 第5部分，现代化的实现：NDF,实际回退率

唯一的区别是，Tian 的版本包括反向增益项——因此，它是双边的，而 Middlebrook 的只是单边的。或者你可以计算双边环路增益，这是有见地的，但它不会给你真正的严谨，除非电路非常简单。这是一个所谓的“真实返回率”，在极坐标上，在同一电路的最后一个视频中添加到该bode的返回率 - 不幸的是，您可以看到两者没有匹配。剩下的一个问题是，对这些方法中的每一种方法的分析都是完全不同的——例如，对于环路增益，我们需要打破环路，对于 NDF，我们需要打开和关闭源，对于驱动点导纳，我们需要使用发电机。

转载 第4部分，基础：回退率，驱动点阻抗

现在，为了稳定性，我们对这个结果进行一些不同的分析——我们不是寻找圆和包围，而是寻找所谓的 Kurakowa 振荡条件——如下所述，Y 的实部小于或等于零，这意味着阻抗是无穷大或负的，并且 Y 的虚部等于零，这意味着没有能量存储。为此，要在仿真中导出驱动点导纳，您可以将交流电流源直接应用于你想分析的节点——在本例中，即输入节点，因此我将用交流电流驱动它，同时监控 节点电压——然后驱动点导纳就是电流过电压——或者驱动点阻抗，有时称为 H0，这是电压过电流。所以这两种方法，数学方法和电路方法，是等效的。

转载 第3部分，环路增益技术：测试，双空注入，双边模式

这是为了说明第2部分中为了计算环路增益，断开了反馈与输入，然后插入了交流信号源和AC仿真控件，然后绘制出图二的Vfb的返回电压。Hurst提出了解决该问题的方法：将放大器和反馈模块建模为并行的双向Y参数网络，这个方法考虑了两个方向的信号流，但是其也有相关假设，因此也不是完全可靠。还记得在第1部分谈及的K因子的精度问题，当然环路增益技术也同样存在问题，因为每种技术都做出了假设以及对应的简化，在第4部分将会介绍可以放心使用的技术。以下图八展示的就是这个技术，仿真来获得返回电压和电流，见图九。