HDLbits笔记-Counters

Counter 1-12

题目：使用下面的输出设计一个1-12的计数器。
1、Reset 同步高电平复位，复位之后计数器为1；
2、Enable为高电平计数器开始运行；
3、Clk 上升沿有效；
4、Q[3:0]作为计数器的输出；
5、c_enable,c_load,c_d[3:0] 由4-bit计数器提供的控制信号，这样可以验证操作的正确性；
你可以使用下面的组件：
4-bit计数器，带有Enable使能和同步parallel-load输入的信号。（load的优先级要高于enable）。这个count4模块已经提供，将它直接添加到你的电路中。
module count4(
input clk,
input enable,
input load,
input [3:0] d,
output reg [3:0] Q
);
c_enable,c_load,c_d的输出信号分别指向内部计数器的enable,load,d信号。目的是检查这些信号的正确性。

module top_module (
    input clk,
    input reset,
    input enable,
    output [3:0] Q,
    output c_enable,
    output c_load,
    output [3:0] c_d
); //
  
    count4 the_counter (clk, c_enable, c_load, c_d,Q /*, ... */ );
	assign c_enable = enable;
    assign c_load = reset | ((Q == 4'd12) && enable);
    assign c_d = c_load ? 4'd1 : 4'd0;
endmodule

说实话，这道题完全是对照它出来的参考波形写出来的代码。。。

Counter 1000

题目：
从一个1000hz的时钟，推导出一个1hz的信号，称为1赫兹，它可以被用来驱动一组时/分钟/秒计数器的使能信号，从而创建一个数字挂钟。由于我们想要时钟每秒钟计数一次，多以1赫兹的信号必须精确的表示为每秒一个周期。使用模10 (BCD)计数器和尽可能少的其他门来构建分频器。输出来自您使用的每个BCD计数器的使能信号(c_enable[0]表示最快的计数器，c_enable[2]表示最慢的计数器)。以下是为您提供的BCD计数器。计数器运行时，使能值enable必须为高，复位是同步的，设置高以强制计数器为零。电路中的所有计数器必须直接使用相同的1000hz信号。

module top_module (
    input clk,
    input reset,
    output OneHertz,
    output [2:0] c_enable
); //
    wire	[3:0]		one,ten,hundred;
    bcdcount counter0 (clk, reset, c_enable[0], one/*, ... */);
    bcdcount counter1 (clk, reset, c_enable[1], ten/*, ... */);
    bcdcount counter2 (clk, reset, c_enable[2], hundred/*, ... */);
    
    assign c_enable = {
   one == 4'd9 && ten == 4'd9, one == 4'd9, 1'b1};
    assign OneHertz = (one