1 前言
1.1 声明
本文依据网络资料及工作经验整理而成,如有错误请留言。
文章为个人辛苦整理,付费内容,禁止私自转载。
文章专栏:《黑猫的FPGA知识合集》
1.2 与C语言类似语法
C语言中有个main主函数,整个程序的执行从main函数开始。Verilog HDL没有相应命名的模块,且每一个模块都是等价的,但必定存在一个顶层模块,它的端口中包含芯片系统与外界的所有I/O信号。这个顶层模块从程序的组织结构上讲,类似于C语言的主函数,但Verilog HDL中的所有模块都是并发运行的,因为在实际硬件中许多操作都是在同一时刻发生的,这一点必须从本质上与C语言加以区别。
不同点:C语言默认变量是有符号的,verilog默认变量是无符号的。
2 数据类型及常量、变量
2.1 数据类型
十九种数据类型。
基本常用的数据类型有四种:
reg型
wire型
integer型
parameter型
2.2 常量
2.2.1 数字
1、四种基本的值