verilog的编码规范

编码风格：

1.系统级的信号命名，如复位，置位，时钟等要以sys开头。

2.低电平有效信号用下划线+字母n，举例Sysrst_n

3.经锁存器锁存后的信号加下划线和字母r,如CpuRamRd经过锁存器锁存后变为CpuRamRd_r.低电平有效信号经锁存器锁存后变为nr。CpuRamRd_n变为CpuRamRd_nr.多级锁存后加多个r。CpuRamRd_rr.

4.模块命名，模块命名以三个字母最好，Arithmatic Logic  Unit--ALU。Data Memory Interface-DMI。Decoder-DEC。

5.模块间的接口命名。CPUMMU-WrReq。从CPU发向MMU的Wr请求。中间的请求类型与数据方向要分开。

6.模块内部信号。取单词的前几个字母，缩写单词的首字母大写。如Clk，Wr。

编码格式：

1.分节。每节之间加1个或者多个空格，initial always都可以是一节。

2.行首用tab键对齐。

3.注释放在注释段对齐的最头上各占一行。

4.空格。不同变量以及变量与符号，变量与括号之间都要有1个空格。

5.不同层次之间的语句用tab键进行缩进，每加深一层缩进一个tab。

6.在endmodule，endtask，endcase等标记一个代码块结束后说明这个代码块的名称。

7.同一个层次的所有语句左端对齐。

8.在task名称前加tsk作为标记，同样function名称前加func作为标记。