UVM：启动sequence的方法

最新推荐文章于 2024-07-08 17:49:36 发布
最新推荐文章于 2024-07-08 17:49:36 发布
阅读量672 收藏
点赞数 1
分类专栏： systemverilog && UVM 文章标签： uvm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/acmgotoac/article/details/124036200
版权
本文介绍了UVM中如何通过factory机制实例化并启动sequence，以及利用config_db进行参数传递。start任务用于启动sequence，而default_sequence可以通过config_db设置，在main_phase中自动启动。config_db的set和get函数用于在组件间传递参数，路径和标识符需匹配。
摘要由CSDN通过智能技术生成

参考UVM实战6.1.2

  • 直接调用start任务启动
my_sequence my_seq;
my_seq = my_sequence::type_id::creat("my_seq");
my_seq.start(sequencer);

my_seq的实例化采用type_name::type_id::creat()方式，使用factory机制注册过的类才能使用这种方式实例化，这样才能使用factory机制中最强大的功能。(UVM实战2.3.2)

  • 还可以用default_sequence启动，本质上还是调用start任务
uvm_config_db#(uvm_object_wrapper)::set(this,
									"env.i_agt.sqr.main_phase",
									"default_sequence",
									"case0_sequence::type_id::get()"

config_db机制用于UVM验证平台之间传递参数，它们通常成对出现，set函数寄信，get函数收信。
第一第二个参数是相对此实例的路径，三是一个记号，set和get必须一样才能接收，四位要设置的值。传递virtual_interface时第一个参数一般为null。

acmgotoac
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
UVM中启动sequence方法总结
Andy_ICer的博客
12-23 2750
UVM中启动sequence方法总结
uvm sequence的手动启动和自动启动
hyykq的博客
02-06 484
1 手动启动 定义在my_env的类里面 task my_env::main_phase(uvm_phase phase); my_sequence my_seq;super.main_phase(phase); my_seq = new("my_seq"); my_seq.starting_phase = phase; my_seq.start(i_agt.sqr); //这个 sequence 会向哪个 sequencer 发送数据 endtask 或者是定义在m...
UVM：6.1.2 sequence 的启动与执行
06-17 1602
1.完成一个sequence后，可以使用start 将其启动： 2.还可以使用default_sequence。其实default_sequence也会调用start 任务。有两种方式： 1） 2）先例化，在启动： 3.sequence 启动后会自动执行sequence 的body 任务。此外，还会自动调用sequence的 pre_body 与post_b
UVM之sequence的启动：start()与宏uvm_do详解
最新发布
weixin_42711149的博客
07-08 933
如果SEQ_OR_ITEM是item，则cast（_seq,SEQ_OR_ITEM）会失败返回0，因为SEQ_OR_ITEM和_seq虽然平辈，但是不是_seq亲生的；这里的区分很巧妙，先定义了一个uvm_sequence_base类句柄_seq，然后cast（_seq，SEQ_OR_ITEM）,这里SEQ_OR_ITEM是工厂刚创建好的对象句柄。1.UVM中提供了多个宏，`uvm_do，`uvm_do_with，`uvm_do_on_with等，但。最终都是调用uvm_do_on_pri_with宏。
UVM设计模式 （七）命令模式、三种sequence启动方式、start_item/finish_item、中介模式、virtual sequence
热门推荐
Holden_Liu的博客
12-27 1万+
a
UVM学习之sequence启动
weixin_60687833的博客
09-03 1053
无
【python脚本】ICer的脚本入门训练——gen_tc
moon9999的博客
08-07 1112
gen_tc是一个芯片前端验证很常见的脚本，作用是： 1.根据已有的tc生成新的tc文件； 2.修改内部关键字； 3.输出文件；
config_db机制
mute_dog的博客
08-06 2126
config_db机制用于在UVM验证平台间传递参数。常见的枚举类型、virtual interface、bit类 型、队列等都可以成为config_db设置的数据类型。config_db是静态
【UVM实战练习项目】3、UVM验证环境基本框架搭建（实例二）（隐式启动sequence、加入新数据包、加入factory覆盖）
努力，加油每一天鸭~
03-28 1202
【UVM实战练习项目】3、UVM验证环境基本框架搭建（升级版）（隐式启动sequence、加入新数据包、加入factory覆盖）
uvm factory机制的实现-转载
abitnervous的博客
10-19 430
学习
uvm template
11-13
在电子设计自动化（EDA）领域，UVM（Universal Verification Methodology）是一种广泛使用的验证方法论，主要用于系统级验证。这个“uvm template”压缩包很可能包含了一套预先配置好的UVM框架，帮助工程师快速搭建...
uvm-studying-wy.docx
03-19
- uvm_sequencer：启动sequence，管理和调度sequence_item的发送。 5. Driver： - 从Sequencer接收事务，对其进行处理并驱动到DUT。 6. Monitor： - 监视接口，捕获信号并转化为事务，通过TLM（Transaction ...
IC验证 - uvm验证demo代码
05-10
- Sequence：生成具体的激励序列，可以是随机的或预定义的。 - Scoreboard：比较预期结果和实际结果，用于检查验证的覆盖率。 3. UVM环境搭建 搭建一个UVM验证环境通常包括以下步骤： - 定义Transaction类：...
UVM_adder程序.zip
12-04
UVM是一种基于Systemverilog的标准化验证方法学，用于系统级集成电路（SoC）的设计验证。通过这个例子，我们可以深入理解如何使用UVM构建一个简单的验证环境，比如加法器的验证。 1. **UVM基础**：UVM提供了一套预...
《UVM实战》学习笔记——第六章 sequence机制
qq_42135020的博客
12-04 5946
virtual sequence，仲裁机制，m_sequencer
数字验证学习笔记——UVM学习2 覆盖方法
qq_32100199的博客
12-01 583
覆盖方法
uvm环境code杂记
是木子啊~的博客
01-08 1936
记录uvm学习和使用中的一些所得，与君共学，有异之处烦请指出~ 1.使用sequence。 1） 一般在test的main_phase中启动sequence。在UVM中，objection一般伴随着sequence，通常只在sequence出现的地方才提起和撤销objection。 Example: my_sequence seq; phase.raise_objection(this); seq = my_sequence::type_id::create(“seq”); seq.start(i_agt.
UVM中uvm_object类的identification方法总结
Alfred的博客
04-23 522
方法 说明 set_name 设定此对象的实例名，覆盖任何以前给定的名称。 get_name 返回对象的名字，正如在new构造函数或set_name方法中提供的名字参数。 get_full_name 返回此对象的完整层次结构名称。 get_type 返回此对象的类型代理(封装器)。 get_object_type 返回此对象的类型代理(封装器)。 get_type_name 这个函数返回对象的类型名，通常是括在引号中的类型标识符。 get_inst_id 返回对象的唯...
uvm sequence启动
08-25
在uvm中，sequence的启动有两种方式：default_sequence启动方式和非default_sequence启动方式。 1. default_sequence启动方式：这种方式是最常用的启动sequence的方法，它会隐式地调用start函数来启动sequence。在sequencer的main_phase中，可以使用以下代码启动sequence： ```verilog task my_sequencer::main_phase(phase); seq.starting_phase = phase; seq.start(this); endtask ``` 在sequence的body函数中，可以使用以下代码控制仿真时间并启动sequence： ```verilog task my_sequence::body(); if(starting_phase != null) starting_phase.raise_objection(this); // 执行sequence的内容 if(starting_phase != null) starting_phase.drop_objection(this); endtask ``` 2. 非default_sequence启动方式：在不使用default_sequence启动方式时，可以通过uvm_config_db来配置并启动sequence。以下是一个示例代码： ```verilog uvm_config_db#(uvm_object_wrapper)::set(this,"env.i_agt.sqr.main_phase","default_sequence",my_sequence::type_id::get()); ``` 上述代码将my_sequence作为default_sequence配置到env.i_agt.sqr.main_phase中，并在main_phase中启动该sequence。 总结起来，uvm sequence的启动方式可以通过default_sequence启动方式或者非default_sequence启动方式来实现。在具体的代码中，可以根据需要调用start函数或者使用uvm_config_db来配置并启动sequence。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [UVM中启动sequence方法总结](https://blog.csdn.net/weixin_44969124/article/details/108249095)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* *3* [【UVM】sequence 的启动方式](https://blog.csdn.net/Holden_Liu/article/details/102757625)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值