PDN设计

作者：AirCity 2020.2.6
Aircity007@sina.com 本文所有权归作者Aircity所有

PDN设计的目的是降低电源纹波水平，减小电压跌落。我们通常要求LDO的文波水平是30mV，DCDC是50mV，超过这个上限，就需要优化PDN设计。

PDN设计的方法是用不同的容值，合适的总电容量，降低电源平面与地平面之间的交流阻抗，确定容值总量和单个容量的过程，就是PDN设计过程。

1.为什么需要PDN？

不管是LDO供电还是DCDC供电，电源的输出动态响应能力都是有限的，大约是ms~us级别。LDO有个参数，叫电流负载调整率，电流负载的变化会引起输出电压的变化，参见文章《LDO选型参考(原理、参数)》。

LDO的负载比如CPU，他的电流需求也是在迅速变化的，这个变化的频率可能在几百兆HZ，甚至GHz。当电源输出跟不上负载的电流需求变化时，电源的输出电压会出现跌落。

此外，由于电源走线、焊盘、过孔等阻抗，ESL的影响，变化的电流也会产生电压出现跌落。
供电电压跌落会导致芯片工作不稳定，要尽量减小跌落！
用一个公式来表示这种电压跌落：
ΔV=Z×ΔI------公式（1）
其中&#x