![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 84
被选召的孩子
细雨骑驴入剑门
展开
-
FPGA设计进阶3--FPGA物理约束
Reference: Xilinx FPGA权威设计指南Xilinx Vivado集成开发环境为设计者提供了通过设置FPGA内对象的属性实现对FPGA内对象进行约束的物理约束。这些约束包括:(1)I/O约束,如位置和I/O标准(2)布局约束,如单元的位置(3)布线约束,如固定的布线(4)配置约束,如配置模式对于大多数的物理约束,其语法格式表示为:set_property <property><value><object_list&g...原创 2022-03-22 16:14:11 · 7730 阅读 · 2 评论 -
FPGA设计进阶2--FPGA时序约束
Reference:1,xilinx FPGA权威设计指南;2, ASIC集成电路设计;3,综合与时序分析的设计约束实用指南1.时序检查概念1.1 基本术语(1) 发送沿(Launch Edge):指发送数据的源时钟的活动边沿。(2) 捕获边沿(Capture Edge):指捕获数据的目的时钟的活动边沿。(3) 源时钟(Source Clock):指发送数据的时钟。(4) 目的时钟(Destination clock):指捕获数据的时钟。(5) 建立要求(Setup Requir原创 2022-03-21 20:04:25 · 3166 阅读 · 0 评论 -
FPGA设计进阶1--XilineFPGA结构(UltraScale)
Reference:xilinx FPGA权威设计指南1. UltraScale结构特点UltraScale结构能从20nm平面的FET结构扩展到16nm鳍式的FET晶体管,甚至更高的技术,同时还能够从单芯片扩展到3D IC。UltraScale架构不仅能够解决系统总吞吐量扩展和时延方面的局限性,而且还能解决直接应用先进工艺节点上的头号系统性能瓶颈,即互联问题。UltraScale新一代互联架构的推出体现了可编程逻辑布线技术的真正突破。Xili...原创 2022-03-19 10:20:27 · 5402 阅读 · 0 评论 -
VHDL实现生命游戏
之前,帮别人用VHDL实现了一个生命游戏的逻辑电路,觉得很有意思,所以分享出来大家一起学习。1,github代码地址:https://github.com/zgw598243565/Game_of_Life2,B站代码详解地址:生命游戏(Game of Life)是由英国数学家John Horton Conway于1970年发明的细胞单元自动机模型。该模型中,每个细胞单元cell具有2个状态(活着alive或者死亡dead),通常由一个2状态状态机来表示,而宇宙u...原创 2022-01-31 11:26:10 · 3090 阅读 · 0 评论 -
学习笔记:FPGA学习之generate语句的基本知识
一,为什么要学习generate?在设计中,很多情况下,需要编写很多结构相同而参数不同的赋值语句或者逻辑语句,如果参数量很大的情况下,原本的列举就会显得心有余而力不足。c语言中常用for语句来解决此类问题,verilog则为我们提供了generate语句。二,generate的基本概念及语法generate语句的最主要功能就是对module,reg,assign,always,task...转载 2019-11-17 15:18:01 · 4605 阅读 · 0 评论 -
学习笔记:FPGA之多终端点歌系统设计
(1)通过PS/2,UART,红外通信三个协议实现多终端输入。(2)功能模块:(3)verilog:要在之前的三个协议源码中分别加入对应的数据输入完成标志信号:always @(posedge CLK_50 or negedge RST_N)begin if(!RST_N) uart_finish<=1'b0; else ...原创 2018-09-05 15:57:13 · 647 阅读 · 0 评论 -
学习笔记:FPGA之多终端点歌系统设计三:PS/2通信协议
一,ps/2基本概述http://www.baike.com/wiki/PS/2%E6%8E%A5%E5%8F%A3二,PS/2通信协议PS/2是鼠标和键盘履行的一种双向同步串行协议。通信的两端通过CLOCK(时钟脚)同步,并通过Data(数据脚)交换数据。键盘/鼠标可以发送数据到主机,而主机也可以发送数据到设备,但主机总是在总线上有优先权,它可以在任何时候抑制来自于键盘/鼠标的通信。...原创 2018-09-05 15:46:46 · 1228 阅读 · 1 评论 -
学习笔记:FPGA学习之DA通信协议
一:DA控制原理http://www.dzsc.com/data/2016-8-16/110442.html二,DA通信协议 在TLC5615原理图中,DIN引脚为串行二进制输入端口,SCLK引脚是串行时钟输入端,CS是片选信号,DOUT引脚是用于级联的串行数据输出,AGND引脚是模拟地,REFIN引脚是基准电压输入端,OUT引脚是DA模拟电压输出端,VCC是电源电压输入端。...原创 2018-09-08 17:02:08 · 4217 阅读 · 1 评论 -
学习笔记:FPGA学习之AD通信协议
一,AD控制原理https://baike.baidu.com/item/%E6%A8%A1%E6%95%B0%E8%BD%AC%E6%8D%A2/94393二,AD通信协议在AD TLC549中,vcc引脚是 系统电源输入端,I/O CLOCK引脚是外接时钟输入端,DATA OUT是转换结果数据串行输出端,CS引脚是片选信号,GND是接地端,REF+引脚是正基准电压输入端,ANA...原创 2018-09-08 16:32:04 · 5035 阅读 · 3 评论 -
学习笔记:FPGA学习之VGA通信协议
一,VGA基本原理https://baike.baidu.com/item/VGA/258838?fr=aladdin二,VGA通信协议从VGA的时序图中, 可以看出,帧时序和行时序都产生了四部分,帧时序的四个部分分别是:同步脉冲(o),显示后沿(p),显示时序段(q)和显示前沿(r)。其中同步脉冲(o),显示后沿(p)和显示前沿(r)是消隐区,RGB信号无效,屏幕不显示数据。显示...原创 2018-09-08 16:12:20 · 6481 阅读 · 0 评论 -
学习FPGA的正确路径
学习FPGA,在不同层次的人明显有不同的答案。先说一句,说不要开发版的都是菜鸟级选手。 我把FPGA层次划分为,鸡蛋级别,菜鸟级别,老鸟级别,高手级别四类。题主是鸡蛋级别的吧!啥也不会。那些得赞高的不少都是菜鸟级别的选手。当然,我现在告诉你的如何成为一个菜鸟。当然以后有空我也会写从菜鸟变成老鸟的方法。 1)熟悉语法,其实你不需要什么都会,但是要记住几个经典的时序,逻辑电路的描...转载 2018-09-02 19:44:29 · 1351 阅读 · 2 评论 -
学习笔记:FPGA之多终端点歌系统设计二:红外通信协议
一,红外通信原理https://blog.csdn.net/linglongqiongge/article/details/46366051二,红外通信协议 在同一个遥控电路中通常要使用实现不同的遥控功能或区分不同的机器类型,这样就要求信号按一定的编码传送,编码则会由编码芯片或电路完成。对应于编码芯片通常会有相配对的解码芯片或包含解码模块的应用芯片。我们以NEC协议为例:...原创 2018-09-04 22:30:28 · 912 阅读 · 8 评论 -
学习笔记:FPGA之多终端点歌系统设计一:UART通信协议
一,UART是什么?来自百度百科:https://baike.baidu.com/item/UART/4429746二,UART通信协议(1)UART传输速度 UART作为异步串行通信接口,也就是说,它的数据传输不需要时钟,只要两条信号线分别进行数据收发。收发双方只需要约定好数据传输的速度和帧格式,就能保证数据收发的准确性。简单的讲就是约定好一个数据位传输的时间和一个...原创 2018-09-04 21:42:09 · 1453 阅读 · 2 评论 -
学习笔记:FPGA之三人表决器
三人表决器的逻辑功能框架图 verilog代码:module A4_Vote4{ //输入端口 KEY1,KEY2,KEY3, //输出端口...原创 2018-08-31 12:03:43 · 9309 阅读 · 0 评论 -
FPGA学习笔记之数字电路篇二
第三章 组合逻辑电路的应用3.1 编码器的verilog代码module Digital_Encoder( I,A);input [7:0] I;output [2:0] A;reg [2:0] A;always @(*)begin case(I) ...原创 2018-08-12 15:40:54 · 581 阅读 · 0 评论 -
FPGA学习笔记之数字电路篇
第一章 数字电路的基础知识1.1 数字电路和模拟电路模拟信号,就是指随时间连续变化的信号。数字信号,就是指该信号无论从时间上还是从大小上看其变化都是不连续的。1.2 数制与编码 1.3 逻辑代数1.4 一般的Verilog语法结构modul...原创 2018-08-12 15:19:50 · 3746 阅读 · 0 评论 -
学习笔记:FPGA之数字时钟设计与实现
数字时钟我们分为四个子模块:一个是按键模块(主要用来按键输入和按键去抖动),一个计数器模块(主要用于时分秒的计数),一个LED数码管显示模块(主要用于时分秒数字显示),一个蜂鸣器模块(根据按键的不同,发出不同频率的声音)。设计的RTL图如下:各模块源码如下://-- 描述 : 用外设实现数字电子时钟顶层文件//-------------------------...原创 2018-07-19 21:50:19 · 10577 阅读 · 10 评论 -
FPGA图像处理的前景如何?
用FPGA做图像处理最关键的一点优势就是:FPGA能进行实时流水线运算,能达到最高的实时性。因此在一些对实时性要求非常高的应用领域,做图像处理基本就只能用FPGA。例如在一些分选设备中图像处理基本上用的都是FPGA,因为在其中相机从看到物料图像到给出执行指令之间的延时大概只有几毫秒,这就要求图像处理必须很快且延时固定,只有FPGA进行的实时流水线运算才能满足这一要求。所以要了解FP...转载 2018-07-17 22:11:32 · 3429 阅读 · 0 评论 -
FPGA学习一:阻塞赋值和非阻塞赋值的理解
赋值语句共有两种,即非阻塞赋值,和阻塞赋值。(1)非阻塞赋值 非阻塞赋值方式所赋值的变量不能立即就为下面语句所用,只有当块结束后才能得到上一次所附的值,这种赋值方式是编写可综合的时序逻辑时常用的赋值方式。例如实际上,上面的非阻塞赋值的RTL是一个移位寄存器如果开始时,a=1,b=2,c=x;那么,当一个clk上升沿到达后,a=1,b=1,c=2,实际从12x变成了112,即...原创 2018-07-17 21:57:46 · 2186 阅读 · 0 评论