学习笔记--FPGA同步复位和同步复位

同步复位

always@(posedge sys_clk)

同步只的是和工作时钟同步的意思，上升沿触发时，当时钟的上升沿到来时监测到按键的复位操作时才有效，否则无效。

图中的输入输出的信号用可表达为

always@（posedge sys_clk）

            if（sys_rst_n == 1'b0）      

                      out <= 1'b0

           else  

                      out <= in ;

在这幅图中我们着重看第二根和第三根虚线，我们可以发现当复位信号产生时输出，输出信号并没有立即被拉低，而是在上升沿到来的时刻才被拉低成功；第二根线可以看出复位释放的时候也是如此，输出信号并没有立即释放而是在上升沿到来的时候才拉高.

异步复位

always@(posedge sys_clk or negedge sys_rst_n)

异步即是与时钟不同步的意思，当检测的复位信号时，立即执行复位操作。

<